半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

3D NANDフラッシュメモリの高積層化を進めるクライオエッチング技術

掲載日 2025/03/14

半導体開発は高集積・微細化の壁と高コスト化により、近年3D化が大きなトレンドとなっている。中でもNANDフラッシュメモリは2013年に韓 Samsung Electronics（Samsung）が商品化を達成し、いち早く3D構造化を実現した。Samsungが初めて発売した3D NANDフラッシュメモリのメモリセルの層数は24層であったが、2024年11月に韓 SK Hynixが発売した3D NANDフラッシュメモリでは321層となっており、11年で層数は13倍以上に達している。（図1）

図1　各社のメモリセルの層数の推移（各社発表を基に作成）

 この3D NANDフラッシュメモリのメモリセル層数の増加に貢献してきたのが、メモリホールを高いアスペクト比でエッチングする深堀エッチング技術である。2016年当時の東芝メモリ（現 キオクシア）の資料（図2）によると、「直径100nm、深さ4.5μm、アスペクト比50以上の孔を1.7兆個正確に形成しなければならない。このアスペクト比は高さ634m、底辺の直径68mのスカイツリーを5つ縦に積み上げた状態の深い孔を加工しなければならないわけで大変難しい。」としている。そのため、このメモリホールをエッチングするエッチング装置はNANDフラッシュメモリのスペックを決めるといっても過言ではない極めて重要な工程となっている。

 図2　東芝の64層BICS FLASHTM（東芝発表資料より引用）

この3D NANDフラッシュメモリの4.5μmのメモリホールエッチングの積層数が64層であることを踏まえると、現在の最新スペックの3D NANDフラッシュメモリのアスペクト比は更に高くなっており、東京スカイツリー10塔分とも言われている。それに伴い、エッチング速度が低下してしまう問題が存在してくる。