半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

最先端パッケージと半導体実装装置：装置企業と市場（2022年3月4日）

（1)ヘテロジニアスパッケージとは
　スマートフォンやるHPC(High Performance Computing)分野では、ウェーハプロセスの微細化だけでは、半導体に求められる消費電力、性能、面積あたりコスト、市場投入までの期間といった性能をチップ単体で実現することが難しくなっている。このため、パッケージング技術を利用することで、これらの要求にこたえようという動きが活発になっている。
　新しいパッケージ技術の基本的な考え方は、複数のチップをできるだけ1チップに近い形でパッケージに集積する、というものである。これまで1チップに集積した機能を、複数のチップに分散することで、それぞれの製造、開発の負担を軽減しながら、実装技術により1チップと同等の性能、サイズの実現を目指す。
　このように異なる機能を統合するヘテロジニアス・インテグレーションを、複数チップを単一のパッケージに搭載するマルチチップパッケージ（MCP）で実現しているものがヘテロジニアス・パッケージと呼ばれ、注目されている。

2)ヘテロジニアス・パッケージの構造
　ヘテロジニアス・パッケージでは、最もコスト効率の高いプロセス技術を用いて複数のダイを組み合わせて構成される。同パッケージでは、 様々な技術を利用して各種のチップ間の距離を従来のパッケージよりも大幅に縮め、小型化、高性能化を実現する。
　従来のマルチチップパッケージでは、従来はチップを水平に配置する構造であるのに対して、ヘテロジニアス・パッケージでは、シリコン貫通ビア（TSV）による3D積層チップ技術、複数のチップを実装した極薄配線小型基板(インターポーザ）をパッケージ基板上に配置する2.5Dパッケージ技術が採用されている。
　ヘテロジニアス・パッケージはサーバ用高性能プロセサでの採用がはじまっている段階であり、大手半導体メーカで開発が進められている。
　米Intel社では3D実装技術は「Foveros」技術として開発を進めており、10nm、7nmといった先端プロセスで製造したチップを利用した量産化を進めている。