半導体の微細化　～これまでの歩み、これから何処へ向かうのか～

掲載日 2026/02/13

台TSMCは2025年4Q（10～12月）に、計画通り2nmプロセスの量産を台湾のFab 20およびFab 22で開始したことを発表した。TSMCの2nm（N2）テクノロジーノードは、“ナノシート”とよばれるGAA(Gate All Around)のゲート構造を持つ。

米Intel、韓Samsung、そしてTSMCの３社の半導体メーカは2nmテクノロジーノードの本格量産をスタートさせており、今後のシェア争いが注目される半導体の高集積化、高機能化において、チップの微細化・高集積化は、過去どの様に進み、今後何処へ進もうとしているのか。微細化の主役であるロジックに注目して探ってみたい。

ゲート構造はプレーナー型に始まり、三次元化へ

　図1は、ロジック半導体におけるトランジスタ構造の進化を示しており、199０年代後半の約130nmノードから5nmノード以降に至るまでのトランジスタ断面を現している。

また、性能・消費電力・集積度の向上を推進する要素として「リソグラフィー駆動」「材料革新」「デバイスアーキテクチャ」が重畳されてきた歴史も示されている。

図1.　CMOSスケーリングのトレンド

（出典：　Roger Loo (imec), 2023.09, SSDM 2023を基に筆者作成）

続きをご覧いただくにはログインしていただく必要があります。

ログインして続きを読む会員登録をして続きを読む