「第85回　応用物理学会秋季学術講演会」半導体に関連するトピックス

掲載日 2024/10/10

例年にない残暑の中　9月16日(月)～20日(金) の5日間にわたり、第85回応用物理学会秋季学術講演会が開催された。秋季の同講演会は、例年東京を離れた会場で開催されるが、今回は　新潟市朱鷺メッセと隣接のホテル日航新潟、新潟万代島ビルディングを会場に開催された。

同学会の発表によれば、今回の講演会は、33件のシンポジウムと合計2,749件の口頭講演、901件のポスター講演があった。シンポジウムには半導体関連をテーマとするものが10件含まれている。

また、参加者登録者は7,908名におよび、日本で開催される学会の講演会では、毎回最大クラスとなっている。さらに会場内のアリーナでは、100件を上回る理化学機器を始めとする関連企業・団体の展示も行われた。

　口頭講演、ポスター講演は例年通り25のセッションに分かれていたが、件数の多いセッションは「光・フォトニクス」「有機分子・バイオエレクトロニクス」「半導体」といった分野である。

シンポジウムの中で注目されたのは、「最先端ロジック半導体と連携・協働する材料・プロセス・実装技術の最前線～再起する日本の先端ロジック半導体・その2～」のセッションで “その２”は、前回の春季講演会に続く2日目という意味である。

最初に、金指壽氏（経済産業省）が「AI・コンピューティング・半導体戦略について」という演題で行い、日本政府は半導体産業に対する支援策をステップ1～3の3段階で進めておりステップ１は産業界を中心とした施策であったが、ステップ２はBeyond 2nm、ステップ3は光電融合に代表される将来技術の開発プロジェクトであり、産官学の連携が欠かせない。と述べた。続いてBeyond 2nmの開発母体となるLSTC（技術研究組合最先端半導体技術センター）を率いる平本俊郎教授（東京大学）により　「先端ロジックデバイスの技術トレンドー過去，現在，未来ー」と題し、生成AIの進歩は半導体技術によって支えられており、日本政府は2021年に半導体を戦略物資と位置づけ、国を挙げて注力する方針を打ち出した。2022年には、2nmロジック量産を目指すRapidus社と、2nm以降の技術開発を行うLSTCが設立され、急速に工場建設と技術開発が進行中。1980年以降の半導体ロジック技術ノードの年次推移を図1に示す。IRDS（半導体ロードマップ）で予測される将来の技術は、過去と同じペースで進展すると予測されている。

図１．　ロジック半導体における技術ノードの年次推移

（出典：　東大研　平本俊郎, 第85回　応用物理学会秋季学術講演会シンポジウム予稿集）

続いてオンラインで株式会社Rapidusの折井晴光氏がが、先端ロジック半導体とパッケージング技術により、同社が半導体業界の革命をもたらそうとしている。特に　SoCチップの機能ごとに分割されたチップレットにより、歩留まりの向上、設計開発期間の短縮、低コスト化など、多くの利点を実現しており、初期の製品からチップレットの採用を計画している。しかし、パッケージ構造の複雑化は、設計・製造の難易度が今までと桁違いに増加する課題もある。これらの課題を克服するために、同社は関連する業界全体と協力し、前工程と後工程の融合を進め、チップレット・エコシステムの構築に取り組んでいくとのことであった。

同じセッションでの岩城隆雄氏（ミライテクノロジーズ）は、高度化したAI技術の車載応用が急速に進展しておりCNN（畳み込みニューラルネットワーク）やTransformer（新しい機械学習モデル）を用いた車載カメラ画像の物体認識技術から、鳥観図認識、軌道計画、さらに操舵を含む自動運転の全工程をAIが行う実証実験が始まっている。これに伴い、車載SoC（システムオンチップ）によるAI演算性能は10年間で100倍以上の向上が要求されおり、1,000TOPS（Tera Opelation Per Second）を超えるSoCも提案されている。これらのSoCは3～7nmの微細プロセスで製造され、開発コストは1品種あたり数百億円に達する。そこで用途や車種グレードごとに異なるAI性能をカバーするために多数のSoC開発が必要となる中、この解決策として、複数の小さなチップを1パッケージに収めるチップレット技術が注目されている。チップレット技術は、サーバー用SoCの大面積化に伴う歩留低下を改善する手段として実用化されてきたが、自動車分野では少数のチップの組み合わせを変えることで　多様な用途バリエーションをカバーできる次世代技術とされている。しかし、車載搭載用としてチップレット間の高速・高速インターフェース技術や厳しい車載環境に耐えるパッケージング技術など、解決すべき課題が残っている。

シンポジウムの「2次元材料とその集積回路・電子デバイス応用」セッションでは、“beyond and beyond 2nm”技術と考えられている2次元材料に関する講演が注目を集めた。

若林整教授（東京科学大学）は、「3D-Stacked FET 向け 2D 材料・デバイス技術」と題しCMOSロジック半導体は、ムーア則を目標としたスケーリング則に沿って、微細化技術により、高速化、低消費電力化、低コスト化、高集積化を実現してきた。特に近年では、Fin-FET技術やGAA-NS-FET(Gate-All-Around Nano-Sheet FET)により、特性ばらつきを抑制し、高集積化を実現しようとしている。さらに低消費電力、高集積を目指すCFET(Complementary FET ) や3DFET(3D-Stacked FET) の開発も進められているが、膜厚ばらつき低減や移動度の限界が見えている。このため、TMDC(遷移金属ダイカルコゲナイド) 膜などの2D薄膜半導体により　移動度向上やエネルギー遅延積低減を得て、さらに高密度・高効率のFET開発研究が進められており、また、2D薄膜で３D積層 FETを作るプロセスも研究されている。しかし半導体デバイスとして2D薄膜FETを集積化する観点では　依然として多くの課題が残されていることが講演された。同教授は、翌日の「接合技術と先端シリコン集積回路の展開：過去、現在、未来」と題するシンポジウム・セッションで、「最先端 Logic LSI における接合技術」と題し、2D薄膜FETについて“接合（Junction）”についても講演され、多くの聴講者を集めた。

続いて、東京大学の長汐晃輔教授が2次元材料は、Si-MOSFETの微細化限界に対して優位性があるが、これまでの研究は単一のFETに限られており、本格的な集積化に向けた基礎研究はほとんどなされていない。

同教授の研究室では　サファイア基板上にヘテロエピ成長させた2次元材料のCMOS集積化技術の構築を行っている。サファイア基板は、面内配向を制御できないアモルファスSiO2/Si基板と異なり、全面単結晶化が可能であるとともに、300mmサイズのうウエーハも利用可能で、将来的な高密度集積デバイス生産への展開が期待できるとのことである。

500件を超える最大の講演数を擁する「光・フォトニクス」分野を総括するシンポジウム・セッションの中で、　武居弘樹氏（ＮＴＴ）による「コヒーレントイジングマシンの最近の進展」は、イジングモデルは、スピン（量子アニーリングの量子ビットに相当）と呼ばれる二値の変数が相互作用するシステムで、隣接するスピン同士の相互作用によってシステム全体のエネルギー状態が決まり、このエネルギーを最小化することで組合せ最適化問題の解く計算機がＣＩＭ（コヒーレントイジングマシン）である。CIMはOPO（光パラメトリック発振器）において特定の条件下で光が自己発振する現象をスピンとして見立て、スピン状態を模擬する。CIMは、量子アニーリングのような極低温環境をつくるための冷却装置が不要で設置・運用コストが大幅に削減され、光を使うことでエネルギー効率も高い。また　スピン数を増加させても劣化（エラー発生）しにくい等のスケーラビリティが高い特徴を持ち、今後　創薬、機械学習、物流、金融などへの応用が期待されている。

図２．　CIM実験系の詳細

半導体実装ならではの課題であるデバイスの発熱と対策としての放熱設計については、「マイクロプロセッサー，パワーエレクトロニクスにおける熱設計・熱制御」と題して西剛伺教授（足利大学）が、データセンターにおけるCPU（中央処理半導体）、GPU（画像処理半導体）等発熱問題、また新パワーデバイスとして普及が期待されるSiC半導体の放熱実装など、性能向上を続ける半導体チップの放熱対策技術に関するチップ内の発熱密度、温度分布の把握、綿密な熱制御のための温度、電力監視における半導体の熱設計・熱制御の最新研究動向が語られ、特に時間的変動を考慮したダイナミックな温度設計の重要性が強調された。

山本真義教授（名古屋大学）の講演も、注目された。中国製EVの台頭、アップルのEV事業の撤退、Shaomi製EVの販売開始などの話題が飛び交う一方、世界的に“踊り場”感も伝えられるEVである。その中　Infinionの自動車用パワー半導体は、低温域（低速域）を犠牲にしても高温域（高速域）の特性を重視しており、欧州の自動車メーカーを意識した設計になっているとの話は興味を引いた。

このセッションの締めくくりに、岩元勇人氏（ソニーセミコンダクターソリューションズ）により、同社のCMOSイメージセンサーが　表面照射型　→　裏面照射型　→　信号処理回路チップの3次元積層　→　データストア用DRAMチップの積層　と進化してきた背景とそのコア技術について講演され、。なお現在の３D積層における接続ピッチは１μmであるが、将来は0.5～0.1μｍを狙う必要があることも語られた。

応用物理においてAIを議論する分野は大きく3つあると考える。
1）　将来のAIとなる新たな計算手法を創造する研究、
2)　AIを実現する為の半導体・電子デバイスの研究、
3)　AIを用いて研究・開発を効率化、新たな研究分野の開拓である。

日本のAIは、諸外国に比べ遅れていると見る向きもある中で、AIの入口から出口までを扱う応物学会の多くの研究を官民上げて助成し成果引き出す事が、将来　優れた日本発のAIを生み出す源泉になると期待される。