半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

先端半導体微細加工技術の動向

掲載日 2026/07/24

テクノロジーノードはトランジスター性能にチェンジ

　半導体前工程の技術は、FinFET(Fin Field Effective Transistor) から GAA(Gate All Around)、さらに CFET(Complementary Field Effective Transistor)  や BSPDN(back Side Power Delivery Network) へと構造が高度化するにつれ、従来の寸法縮小中心の進化から、材料・構造・設計を統合した総合最適化の時代へと移行している。

　近年のロジック微細化では、テクノロジーノードの名称はもはや物理寸法を直接示す指標ではなく、各社が自社プロセスの成熟度や世代を示す「技術世代名称」として機能している。実際のゲート長やメタルピッチは10～20nm台に留まり、ノード名称とは大きく乖離している。性能向上は寸法縮小ではなく、GAA・CFET・BSPDNなどの構造革新や材料・プロセス統合によって達成される時代へと移行している。（図1　参照）

　それでも前工程技術の進化は止まらず、EUV(Extreme Ultra Violet) リソグラフィの高度化、エッチングの原子層制御、成膜のコンフォーマル性向上、ウェット処理の選択性強化、CMP(Chemical Mechanical Polishing or Planarization) の形状制御など、各工程が3D構造の成立と歩留確保に直結する重要な役割を担うようになった。

図1．　テクノロジーノードと物理寸法の乖離

(公開情報よりGNC作成)

　特に露光では、標準NA(Numerical Aperture0.33） EUVが量産の主役となり、高NA （0.55）EUVの導入が視野に入る一方で、ストキャスティクス（Stochasticｓ:露光時に発生する確立論的なばらつきの欠陥）やマスク3D（3-Dimensions）効果が微細化の最大のボトルネックとなり、レジスト材料や光学補正技術の総合最適化が不可欠となっている。エッチングでは、GAAナノシート分離やCFET上下デバイス形成、BSPDN深ビア加工など、アスペクト比20～30の極端な構造が一般化し、選択性・低ダメージ性・側壁保護を同時に満たす高度なプロセスが求められる。成膜では、ALD(Atomic Layer Deposition)やPEALD(Plasma Enhanced Atomic Layer Deposition)が複雑な立体構造に均一膜を形成できる唯一の技術として中心的役割を担い、プリカーサやプラズマ反応制御の進化が製造を支えている。ウェット処理は、材料多様化と3D化に伴い、界面クリーニングや残渣除去の精度がデバイス特性に直結し、薬液制御やメガソニック技術の高度化が進む。CMPは、3D構造の複雑化により平坦化から形状制御技術へと進化し、スラリー反応性、パッド構造、圧力制御を統合した最適化が不可欠となっている。

　このように前工程技術は、寸法縮小だけでは到達できない領域へ踏み込み、材料・構造・プロセス・設計を横断した総合技術として進化を続けている。次世代ノードの競争は、単一技術の優劣ではなく、これら多層的な技術要素をどれだけ高い精度で統合できるかが鍵となる。