ブリッジ構造、「チップレット接続の再定義」となるか？
掲載日 2025/12/05
ブリッジ構造は、複数の半導体チップ間を高密度・高性能に接続するための中継基板であり、近年の高機能パッケージ技術において重要な役割を担っている。
従来のインターポーザは、シリコンや有機材料に関わらず上に搭載する全てのチップを受ける面積＋チップ間を接続する配線に必要な面積を持っているが、ブリッジ・チップはパッシブチップ間の接続配線に必要な面積だけに限定された小型のチップで、このブリッジ・チップを用いることで、コストや実装面積を抑えつつ、広帯域かつ低遅延のチップ間接続を実現する。
代表的なブリッジ技術には、シリコン・ブリッジを基板に埋め込む米IntelのEMIB（Embedded Multi-die Interconnect Bridge）（図１）、複数のLSI（Local Silicon Interconnect）ブリッジ・チップを用いる台TSMCのCoWoS-L（Chip on wafer on Substrate -Local Silicon Interconnect）（図２）、TSV（Through Silicon Via）付きシリコン・ブリッジをファンアウト構造に組み込むASEのFOCoS-Bridge（Fan-Out Chip-on-Substrate-Bridge）（図3）、そして 東京科学大学/栗田教授が主宰し共同研究企業との研究チームによるPSB（Pillar-Suspended Bridge）（図３）、などがある。
これらはそれぞれ、接続密度、熱特性、製造容易性、スケーラビリティといった観点で異なる特徴を持つ。
図1. EMIB（Intel）
図2. CoWoS-L(TSMC)
続きをご覧いただくにはログインしていただく必要があります。
関連特集
関連カテゴリー
「ブリッジ構造、「チップレット接続の再定義」となるか？」に関連するカテゴリーが存在しません。
