ハイブリッドボンディングのプロセス・装置の最新動向
掲載日 2025/02/13
実装技術の高密度化、微細化、信号遅延の短縮に対応してフリップチップ実装から、Cu-Cuハイブリッドボンディングの応用が進んでいる。ハイブリッドボンディングの量産化は、まずソニーが2016年にWafer-On-Wafer（WoW）のプロセスでハイブリッドボンディングを発表した。その後、中YMTCがNANDフラッシュメモリのCMOS回路とフラッシュメモリ回路を分割して作製後に、Cu-Cuハイブリッドボンディング接合した「Xtacking」を2018年に発表し業界を驚かせた。
ハイブリッドボンディングにおいて先行したのは上記のウエーハ同士を接合させたプロセスだが、近年では片方のウエーハをダイシング後にチップ化し、そのチップを他のウエーハに貼り付けるChip-On-Wafer（CoW）という方式も量産化されている。米ファブレス半導体大手のAMDは2023年に米NVIDIAのH100より強力なアクセラレータ「Instinct MI300X」を発表したが、この中でAMDは5nm「CDNA3GPU」チップレットを、ハイブリッドボンディング技術を使用して4つのI/Oダイと接合させている。このAIアクセラレータの製造を請け負う台TSMCはこの接合にCoWを適用した。このような複数のチップを１つのインターポーザに接続し、更にチップ同士がハイブリッドボンディングで上下に連結されている構造は3.5Dと呼ばれている。今後は性能向上とバンプピッチの狭小化の影響から益々このChip-to-Wafer(CtoW)方式が採用されていくと予想される。日本のRapidusも今後開発を目指すパッケージとして、3.5Dパッケージを挙げている。（図1）
図１Rapidusが目指す3.5Dパッケージ（出典：Rapidus 資料）
続きをご覧いただくにはログインしていただく必要があります。
関連特集
関連カテゴリー
「ハイブリッドボンディングのプロセス・装置の最新動向」に関連するカテゴリーが存在しません。
