半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

先端パッケージ製造工程をめぐる新たな動向

掲載日 2024/06/26

2024年5月7日 に　半導体後工程自動化・標準化技術研究組合 (SATAS：Semiconductor Assembly Test Automation and Standardization Research Association)　の設立が発表された。

同組合から発表された資料によると、米Intel社等半導体デバイスメーカ、国内の半導体パッケージング工程製造装置メーカ、自動搬送関連の装置・容器メーカの他、半導体材料・装置の業界コンソーシアムであるSEMI等がメンバーとなり構成されている。（表1参照）

 　発表によれば、この組織は、半導体製造のパッケージング・アセンブリやテスト工程（以下、後工程）における“マテハン”（マテリアルハンドリングor ウエーハ搬送？）の完全自動化を目的とし、後工程自動化に必要な技術開発およびオープンな業界標準仕様の作成、装置の開発と実装、統合されたパイロットラインでの装置の動作検証を行い、2028年の実用化を目指している。

表１．　半導体後工程自動化・標準化技術研究組合(SATAS)の構成メンバー（出展：SATAS発表資料を基にGNC が作成）

SATAS発足の背景

生成AIの普及によりデータセンターにおける計算デマンドの増大が、100倍/2年に達すると言われている。一方、データセンターの“コア”であるCMOS半導体の集積度の伸びは、Moore則である2倍/2年から　近年では1.5～1.6倍/2年に下がっている。この計算デマンドとCMOSチップ集積度のギャップは現状データセンターの大型化と新たな増設で埋めるか、またはデバイス数の増加で埋めるしかない。高性能化と低消費電力化を考えると、AI用半導体の性能向上であるが,半導体プロセスではEUV（極端紫外光露光装置）による微細加工の限界とチップ面積の大型化によってチップ数の取得数が減少する。そのため、チップの取得数を拡大し、チップをパテーションに分割してチップ面積を縮小してレゴブロックのように組み合わせるチップレット技術が重要になる。最先端のＡＩアクセラレータではインターポーザを介してハイブリッドボンディングした３DチップロジックとHBM、GPUをパッケージ化する開発を台TSMC、韓SAMSUNG、Intel、米AMDなどが鎬を削っている。米Intelは、同社独自のパッケージング技術である、EMIB（Multi-die Interconnect Bridge）やFoveros（高密度ダイ間接続積層技術）を駆使し、生成AI学習用アクセラレーター「Gaudi３」を発表し業界リーダーを維持すべく巻き返しを図っている。