2023年上期の半導体技術動向

　2023年上期の半導体関連技術の動向を、1.3nm以降の最先端プロセス動向、2.ISSCC2023、VLSIシンポジウム2023など学会を中心に注目の半導体技術動向、3.注目の装置技術について報告する。

1. 3nm以降の最先端プロセスの動向

　台湾Taiwan Semiconductor Manufacture（TSMC）では4nm相当のN4プロセスの量産を開始しており、2022年末には3nm以下のN3プロセスの量産開発を開始している。米Apple社の次世代アプリケーション・プロセサ（A17）、PC(Mac）向けのプロセサの製造に振り向ける。N3のApple以外への供給は2024年以降となりそうだ。2nm以降に関しては、2022年6月上旬から1,000個程度のチップのテスト生産を開始、2025年の量産に向けてベースを作っている。2nmの生産拠点は、新竹科学工業園区内にあるFab20に設置され、台中サイエンスパークでも生産を行う予定である。
　韓国Samsung Electronics社は、3nmの生産では2022年6月からGAA（Gate All Around)構造の初期量産を開始している。第2世代3nmプロセスについては、2024年からの量産を目指している。2nm以降の目標としては、2025年までに2nmプロセス、2027年までに1.4nmプロセスの大量生産に展開することを目指している。

2.ISSCC2023/VLSIシンポジウムから注目される半導体技術

　2023年2月に開催されたISSCC(International Solid-State Circuits Conference)2023、および2023年6月13日～16日に開催されているVSLIシンポジウム2023のプレビュ―などから注目の動きを取りあげる。ISSCC2023の関連情報は当該企業の発表データ、各種記事から当社が抽出した。VLSI Symposium2023の情報については同Symposiumのプレビューから当社がピックアップした。

　材料面では2D材料が注目されている。Si、Geなどの結晶は3次元構造を形成、各原子は3次元方向に強く結合する。これは3次元（3D）材料と呼ばれる。キャリアは3次元のどの方向にも流れ、結晶を維持するためには一定の厚みが必要となる。これに対して2次元（2D）材料は、原子が水平方向には強く結合しているものの、垂直方向には弱い。このため、結晶としては層状の構造となる。単原子層の厚みは1nm程度という薄さである。2D材料は単原子層レベルの薄さが実現できるため、チャネルに応用すると短チャンネル効果が起きにくい。また、キャリアが2次元方向にしか流れないので、Si以上の電子移動度が期待できるというメリットがある。代表的な2次元材料としてはグラフェン、遷移金属とカルコゲナイド（Chalcogenide）の化合物「遷移金属ダイカルコゲナイド」であるWS₂、MoS₂などが挙げられ、研究が進んでいる。
　ベルギーの研究機関imecは、ISSCC2023において、FinFETやGAAといった3次元構造トランジスタ用チャネル材料として、2D材料の遷移金属ダイカルコゲナイド材料を利用したトランジスタ構造を発表した（図1）。今回imecはWS₂を利用してゲート長12nm、チャネル厚0.6nmのダブルゲートトラジスタを発表した。Imecは、ゲート長14nm世代のFiNFETに比べて約50%、28nmのプレーナーバルク構造に比べると6倍高い性能を実現したと発表している。

図1　2D材料を使用したFin-FET構造(出所：https://www.electronicsweekly.com/news/research-news/isscc-2023-why-2d-materials-might-replace-silicon-in-the-angstrom-era-2023-02/の記事より）

　2D材料に関しては、VLSIシンポジウム2023において、米Intel社も配線工程(BEOL)への応用について、検討結果を報告している。1nm厚のバリア膜への適用、パッシベーション膜などを検討している。また、TSMCがコンタクト用ナノシートへの応用例を発表した。

　メモリ関係では、ISSC2023では韓国SK-hynix社が300層を上回る、3値/セル構造となっている3D NAND型フラッシュメモリを発表した。処理速度は194Gbpsを実現している。
　また、VLSIシンポジウム2023ではキオクシアとWestern Digital(WD)の共同研究チームが、300層を超える3D NANDフラッシュメモリを想定したメモリホール技術による開発成果を示した。

　新しいパッケージング技術については、米AMD社がISSCC2023において今後のビジョンを発表した（図2）。AMDではすでにGPU（Graphic Processing Unit）ダイとHBM（High Bandwidth Memory）スタックをシリコンインターポーザに搭載したヘテロジニアス構造の2.5Dパッケージを製品化している。今回発表されたビジョンは、HBMを水平に配置するのではなく、ロジック上にメモリ（DRAM）を3次元（3D）積層、パッケージ小面積化、消費電力の低減を可能とした。同技術により多くのコアとメモリを1つのパッケージ実装することも可能となる。同社では同構造の量産化に向けてOSATや半導体メーカと協力していく。

図2　AMDの次世代パッケージング技術ビジョン：水平配置からメモリ積層へ(ISSCC2023キーノートyoutubeより：https://youtu.be/3jHi8E5C-18）

3.注目の装置技術

　米Applied Materials（AMAT）社は2023年2月に、高NAリソグラフフィ技術の精度、生産性の向上に向けて、新しい電子ビーム（EB）計測装置「VeritySEM 10」とEUVによるダブルパターニングを不要にするパターニング装置「Centura Sculpta」を発表した。新しいCD-SEM装置「VeritySEM 10」は、EUV（Extream Ultra Violet)/高NA EUVによる微細パターンの寸法計測を実現している。EUV、特に高NA EUVによる微細パターンを露光するため、フォトレジストを薄く塗布する必要がある。このため、サブナノメートル精度の高解像度画像を捉えるには、ごく薄いフォトレジストの超微細エリアにEBを正確に照射しなければならない。一方EB照射エネルギーが高いとレジストに影響しパターンが歪む。従来のCD-SEMでは、小径のEBの低エネルギー照射が不可能であったが、「VeritySEM 10」は、照射エネルギーを抑えながら、従来のCD-SEMの2倍の解像度を実現する独自のアーキテクチャにより走査性を30％高速化し、フォトレジストへの影響も抑制し、スループットを向上させた。

　「Centura Sculpta」はEUVダブルパターニングに代わる、よりシンプルで高速、かつコスト効率の高いパターニング技術を実現する。SculptaはEUVダブルパターニングに伴う複雑なプロセスを不要にする。具体的には、EUVによるパターン転写後、Sulptaでプラズマイオンビーム（リボンビーム）により、最初の転写パターンの両サイドを削っていくことで、パターンを拡張、ダブルパターニングと同等の成果を実現する（図3）。

図3 　ダブルパターンニングを不要にする新しいパターニング技術（2023年4月20日アプライドマテリアルズジャパン説明会資料：https://news.mynavi.jp/techplus/article/20230421-2659267/の掲載データ）

　同社では、同技術の導入により、設備コストを月10万枚のウェーハ投入あたり約2億5,000万ドル節減、ウェーハ1枚あたりの製造コストを約50米ドル、エネルギーを15kw以上削減できるとしている。Sculptaは、すでにロジック生産の複数工程で量産向けに標準採用されている。

　東京エレクトロンはVLSI Symposium2023において、400層を超える積層構造にチャネルホールを形成することのできる深堀エッチング技術を発表した。この新技術は極低温エッチング技術により、深さ10μmのホールを33分で処理できるようになる。この装置は、今後量産装置としての開発を進めていく。

出所/出展
・VLSI Symposium2023の情報については同シンポジウムのプレビュー（https://www.vlsisymposium.org/program.html）

・SK-Hynixのフラッシュメモリに関する情報(https://xtech.nikkei.com/atcl/nxt/mag/ne/18/00001/00299/）

・Applied Materials：電子ビーム（EB）計測装置「VeritySEM 10」

ニュースリリース：https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-new-ebeam-metrology-system-paves-way-high-na

・Applied Materials：パターニング装置「Centura Sculpta」

ニュースリリース：https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-innovative-pattern-shaping-technology-reduces

・東京エレクトロンのホール用エッチング技術：https://www.tel.co.jp/news/product/2023/20230609_001.html　