半導体用語集
選択研磨
英語表記：selective polishing
半導体素子の高集積化，高速化，低消費電力化の動向は，基板構造を変え，バルクシリコン基板の代わりにSOI（Silicon On Insulator）基板の使用を要請する。すなわち，SOI構造の採用により，半導体素子および配線の対基板間容量を低減することにより消費電力の低減および動作速度の向上がえられる。また高集積化に伴う半導体素子の微細化および電源電圧の低減は信号電荷量を低下させ，放射線によるソフトエラーを招くが，SOI構造はソフトエラーを大幅に低減できる。
これまで発表された種々のSOI基板の作成方法を大別し，一様な厚さの薄膜SOIを用いて後から酸化膜で素子分離を行う方法しと，あらかじめ酸化膜-シリコン界面に凹凸を設けて素子分離を行う方法とに分類すれば，後者の方法では凹凸除去のための平坦化研磨技術および酸化膜による研磨ストップ（選択研磨）技術が重要な位置を占める。
理想的には，酸化膜を研磨せず，半導体表面を平坦に研磨できれば，酸化膜の凹部に酸化膜で分離された均一な厚さの半導体が残ることになる。しかし実際には，酸化膜も研磨されることや，酸化膜と半導体とが混在した表面を研磨した場合に半導体のディッシングが生じることなどにより半導体層の厚さが不均一になる問題があり，これらの解決策の確立が必要である。
関連製品
「選択研磨」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「選択研磨」に関連する用語が存在しません。
「選択研磨」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
