半導体用語集
電力・遅延時間積
英語表記：power-delay product
論理ゲート1段当たりの信号伝搬遅延時間と、その論理ゲートによって消費される電力との積で定義され、エネルギーの次元を持つ。消費電力と遅延時間を両軸とする対数目盛のグラフ上にプロットした場合、傾き-1の直線が電カ・遅延時間積一定の線となる。通常、異なるデバイス・回路技術で作製された集積回路の性能を比較する際に用いられることが多い。集積回路の動作速度を上げるには、回路で使用されているトランジスタ自体の動作速度を上げる必要があり、これには一般に電源電圧および電流の増大が必要となる。したがって、集積回路の高速性と省電力性との間には、 トレードオフ関係が存在することになる。実際の集積回路では、発熱の問題などを含め消費電力には一定の制限があるため、集積回路の性能をみる場合、同一の消費電力における速度性能を比較することは意味がある。電カ・遅延時間積はこのための指標として重要である。また、回路の速度性能を保ったまま、いかに消費電力を低減するかが集積回路の省電力化技術の課題であり、材料を含めたデバイス技術および回路技術両面からのアプローチが必要である。シリコン系デバイスと化合物系デバイスを比較すると、化合物半導体ではシリコンにくらべキャリア移動度が高いため、一定のキャリア速度をより低い電界強度で実現でき、 トランジスタ動作の低電圧化に有利である。
関連製品
「電力・遅延時間積」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「電力・遅延時間積」に関連する用語が存在しません。
「電力・遅延時間積」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
