半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

アナログ・テジタル混載

英語表記：LSI(analog・digital mixed LSI)

アナログ回路とデジタル回路を同一チップ内に集積した大規模集積回路。集積回路の徴細化に伴い，ーつのチップ内により多くのデジタル回路が小さい面積，少ない消費電力で搭載できるようになった。また，デジタル信号処理技術の進歩により，アナログで行われてきたフィルタ処理やサーポなどの信号処理がデジタルでも行えるようになった。その結果，アナログ信号をデジタル化して処理するLSIがより性能が高く経済的となって，数多く開発されるようになった。電話器で用いられるオーバサンプリング型のPCMコーデックやMODM，民生用のCD—ROMやコンパクトディスクのサーボ用LSIなどである。さらに，音声や画像の帯域圧縮や認識などでの変復調のためにはデジタル信号処理が必須である。入力となる信号はアナログ信号であるので，A/D変換器が必要である。処理された信号を再生するためにはアナログ信号に戻す必要がある。これらすべてを集積化することにより低価格化，低電力化，実装面積の低減が図られる。そのために必然的にアナログ・デジ夕ル混載LSIとなる。ミニディスク録音および生LSIやMPEGデコーダLSI，携帯電話用LSIなどである。アナログ回路とデジタル回路は設計方法，設計結果の検証方法が異なっている。デジタル回路の基本ユニットはあらかしめ用意されたプリミティブライブラリと呼ばれるゲート単位のシンボルライブラリ，レイアウトライブラリ，遅延ライブラリを用いて設計を行う。設計はこれらのライブラリを用いて論理記述を行って遅延に矛盾がないかの検証を行うことになる。トランジスタの寸法は規格化されているため， 回路解析プログラムを用いた検証は通常行わない。回路プロック間で信号を受け渡もする基準は論理1か0かとタイミングに限られる。 一方，アナログ回路は信号の受け渡しのレベルは回路形式や電流，電源電圧など多くの要因で制限を受ける。ま た，入出力に接続される回路によっても特性は変化する。そのため，検証では回路解析プログラムが中心となり，設計の対象は個々のトランジスタのチャネル長とチャネル幅を最適化するこ別々に行われる。しかし組み合わせて正常に動作することを検証する必要がある。1チップ全体を検証するため，VHDL-AMSやVerilog-AMSなどの論理検証と回路検証を混在させて検証するための回路記述言語やこれらの言語を扱う混載検証ツールが開発されている。しかし，検証を行う記述が詳細になれば，検証時間が膨大となって現実的ではなくなってしまうため，抽象化された記述で行う必要がある。抽象化された記述では特性のかなりの部分を記述から省かざるをえなくなる。そこで混載検証で何を検証するか合意したうえで抽象化された記述を用意する必要がある。デジタル信号は論理１と0の世界であるので，雑音が混入しても論理回路を通れば，影響は論理遷移のタイミングに少し残るだけで論理振幅には影響しない。しかし，アナログ信号では混入した雑音と必要な信号をより分けることははとんど不可能である。そのため，アナログ・デジタル混載集積回路では，アナログ信号同士の干渉だけでなくデジタル回路のスイッチング雑音がアナログ信号に漏れ込まないように，アナログ部分のレイアウトで雑音の結合が最小限となる注意はもちろんのこと，デジタル部分をチップ上で明確に分離する，大きな雑音源となりやすいメモリなどはできる限り遠くに置く，などのフロアプランを考える必要がある。さらに，アナログ回路を設計するうえで，雑音に影響されにくい回路形式，素子寸法を用いるなど細心の注意が必要である。アナログ・デジタル混載LSIにおいて，デジタル回路は徴細化とそれに伴う電源電圧低減の利点をますます受ける。しかし，アナログ部分は信号電圧をある程度必要とするため，電源電圧はそれほど下げることができない。またアナログ回路は加工精度から推定できるばらつきを基本に素子の寸法を決める必要があるため，素子の寸法もデジタル回路はどには小さくなっていかない。プロセスの徴細化に伴い，単位ゲート当たりのコストは確実に低下しているが，単位面積当たりでみた時には少し上昇していく。そのため，0.18μmルールの頃からアナログ回路を搭載することによってコストアップになるようになってきた。0.25μmルールまでは混載することで当然のようにLSIのコスドが下がると考えられていたが，今後は混載することによる付加価値がますます求められるようになる。

関連製品