半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

ウエハプロセス総論

英語表記：wafer process overview

シリコンのウェハ表面に、MOSデバイスやバイポーラデバイスなどの半導体素子を作り、それらを配線で接続することにより、電子機器が必要とする機能を持ったLSI（Large Scale Integrated circuits）を製造する工程がウェハプロセスである。ウェハプロセスは、（1）700℃以上の高温、かつきわめて清浄な雰囲気で行われる、シリコンの酸化やCVD法による酸化膜・窒化膜の堆積、（2）デバイスの不純物領域を形成するためのイオン注入と熱処理、（3）デバイス間を接続する配線となる金属膜の堆積と、配線を絶縁する層間膜の形成、（4）堆積した様々な種類の膜を、所望のパターンにする微細加工（リソグラフィとエッチング）、そして、（5）シリコン表面上の自然酸化膜除去や汚染除去のための洗浄、などから構成される。(1)(2)はウェハ表面にデバイスを作る工程であり、ウェハプロセスの前半を受け持ち、(3)の配線形成はプロセスの後半に位置づけられる。(4)(5)の微細加工や洗浄は、ウェハプロセスの全工程にわたって繰り返し行われる。ウェハプロセスは、要求されるパターンの寸法が小さくなるのに伴って大きく変化している。その典型的な例が、基板の表面をグローバルに平坦化する化学的機械研磨（CMP：Chemical Mechanical Polishing）技術である。これまでは、熱処理による絶縁膜のリフローやエッチングを利用して表面を平坦化していたが、平坦性は必ずしも十分ではなかった。CMPの登場によって, 層間絶縁膜の平坦性は格段に向上した。 また、CMPは層間膜の平坦化だけに止まらず、デバイス間の電気的絶縁に不可欠な浅溝素子分離 (STI: Shallow Trench Isolation)や、配線間を信頼性よく接続するメタルプラグなどを可能にした。さらには、配線技術の革命ともいえるダマシ ン法を生み、長年、加工の難しさで停滞気味であったCu配線を、一気に量産可能なレベルにまで押し上げた。
CMPによる平坦化は、リソグラフ ィの課題であった段差上でのパターン 形成という制約を緩和した。その結果、同しリソグラフィ技術を用いても、より微細な寸法の実現が可能とな った。一方で、リソグラフィ技術も、微細化に対応できる革新的な技術を生み出してきた。短波長の光源を利用する技術と、光の波長以下の寸法を実現する超解像技術である。KrFエキシマレーザの利用や照明法の改良によって、 0.25μmでの量産が可能となり、これに、位相シフト法やハーフトーン 法などのようにマスク自体も工夫することで、0.25μm以下での量産にもめどがつき始めた。また、さらなる微細化の可能な電子線や、X線を利用し たリソグラフィ技術も検討が進められている。ェッチングでは、今後ますます自己整合プロセスへの期待が高まる。これは、被加工材と下地との工ッチングにおける選択比を利用して、リソグラフィの制約を受けない寸法やパターン合わせを実現する技術であり、DRAM などのメモリLSIの製造には不可欠なプロセスになっている。LSIの性能を決める重要な素子であるデバイスは、誕生以来その基本的な構造は変化していない。MOSFET (Metal Oxide Semiconductor Field Effect Transistor)を例に取ると、ゲ—ト酸化膜、ゲート電極、そして、ゲート電極を挟むように基板の内部に存在するソース・ドレイン拡散層という構造に変化はない。このゲート電極の寸法を小さくし、ゲート酸化膜を薄膜 化することで、微細化と性能(電流駆動力)の向上を達成してきた。しかし、そのゲート電極の寸法は0.1μm に迫りつつあり、性能向上を妨げる様々な要因(パンチスルー現象、寄生抵抗増加、ゲート酸化膜のトンネルリーク電流など)が顕在化しつつある。
これらの問題に対処するため、ドレインエンジニアリングやチャネルエンジニアリングに基づいた不純物分布の制御 (低エネルギーイオン注入やRTA (Rapid Thermal Annealing)を用いた浅接合形成とチャネル領域の不純物分布の設定)や、ゲート電極と拡散層のシリサイド化、薄膜ゲート絶縁膜の形成などが検討されている。ウェハプロセスは、今後も新材料や新プロセスを取り込みながら、より厳しくなるパターンの微細化に挑戦しなければならない。

関連製品