半導体用語集
スキュ-調整PLL
英語表記：Skew adjust PLL
| 大規模LSIではクロックツリー(clock tree)によってクロック信号 が各部に分配される。基準クロックが外部から与えられる一つであってもク ロックの入力バッファ，配線により大きな遅延を生じてデータを出力するタイミングが各LSIごとに異なってしまうかもしれない。通常，クロックッリーでの遅延は数ns以上あり，10MHz以下の低速では問題なかった。が，最近のように100MHzを超える 時には，データの受け渡しができなくなる可能性があり大きな問題である。このようなことがないように，図1に示すクロックツリーの末端の一つから出力をPLLのフィードバッククロックとして用い，クロックツリーの末端での遅延を揃えてあれば，チップの内外に関わらす同じタイミングでデータ出力が行われると期待できる。 チャージボンプを用いたループフィルタは直流利得が無限大であるので，よく設計できたPLLは位相誤差，周期ジッタともに数10ps以下にできる。ただし，設計に際してはクロックツリーの遅延量を含めて設計する必要がある。通常のアナログPLLの他，DLL(Delay Locked Loop)と呼ばれる回路も用いられる。 |
関連製品
「スキュ-調整PLL」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「スキュ-調整PLL」に関連する用語が存在しません。
「スキュ-調整PLL」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
