半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

ソース・ドレイン低抵抗化

英語表記：lowering of source･drain resistance

　クォータミクロンレベルの微細化されたトランジスタでは、寄生抵抗の寄与がきわめて大きいため、微細化によるチャネル抵抗の減少と、ゲート電極上にシリサイド膜を形成して低抵抗化するだけでは、高速化は図れない。高速で低電圧での動作が可能なロジック LSIの実現には、ソース・ドレイン領域の低抵抗化で寄生抵抗を低減し、MOSトランジスタの駆動能力を向上することが必須の技術となっている。サリサイド技術は、1回のプロセスでゲート抵抗と同時にソース・ドレイン抵抗を低減でき、さらに金属配線とソース・ドレイン領域のコンタクト抵抗も低くすることができるという特徴を持っため、非常に有効な技術である。
一方で、MOSトランジスタの微細化によって発生する短チャネル効果の抑制のために、接合は浅くなる傾向があるため、ソース・ドレインの拡散層を浸食してシリサイド層を成長させるサリサイド構造では、接合リーク電流が増加する危険性を持っている。サリサイドの接合リーク対策として、平坦なシリサイド/シリコン界面の形成や、基板シリコンヘのダメージの低減などを目的としたプロセス改善が進んでいる。一方、根本対策として、ソースドレイン領域上に選択的にシリコンを工ピタキシャル成長させて持ち上げた上に、シリサイドを形成する「持ち上げ（せり上げ）ソース・ドレイン構造；elevated source/drain structure」の開発も進んでいる。また、サリサイド技術以外のソース・ドレイン低抵抗化技術としては、選択CVD法を利用して、ゲート電極上とソース・ドレイン領域上に選択的に金属膜を形成する技術がある。このとき使用する金属としてはタングステンやアルミが検討されている。いずれの金属も、サリサイドで使用するシリサイド膜と比較して比抵抗が低いという利点があるが、耐薬品性にかける金属材料に対して適応したプロセス技術の確立や、選択CVD時の選択性の確保など課題も多い。

関連製品