半導体用語集
チップクラック解析
英語表記：simulation of die cracking
パッケージング工程を経た後の，チップにかかる応力を数値解析から評価すること。
チップクラック解析では，多層梁の理論やFEM解析によりチップ部の最大残留応力を算出し，シリコン強度限界と比較することでクラック発生の可能性を判断する。
シリコンチップをリードフレームや基板上にダイボンディングすると，チップクラックが発生する場合があり，チップサイズが大きいほど顕著になる。チップクラックの原因は，接合時の冷却過程で，個々の材料の熱膨張差に起因して，部材内部に残留応力が発生するためであり，Au-Si共晶合金のような硬い接着剤を用いた場合にクラックは起きやすい。チップ，接着剤，基板の平板3層モデルの場合，温度降下に伴い各層に軸力P₁が発生し，板は曲率半径Rに湾曲する。この時全部材を弾性体とすると，チップ表面中心に式(1)の最大残留応力σ₁が生じる。
ここで，P₁はチップに作用する軸力，bはチップ幅，t₁はチップ厚さ，E₁はチップヤング率，v₁はチップポアソン比である。σ₁がシリコンの引っ張強度または曲げ強度を超える場合，クラックが発生すると判断する。この方法は簡便であるが，基板とはんだが接合過程で降伏し塑性変形する場合は，数値解析が行えない。塑性変形するモデルに対して数値解析を行うためには，有限要素法で弾塑性解析によりチップ表面の最大主応力を算出し，強度限界と比較するのが一般的である。
チップクラックの別の破壊形態として，クラックが接合界面端部を起点とし内部に進行するモードがある。この場合，異材接合材の界面端部近傍の応力σijは式(2)で表わされる特異応力場となり，解析が複雑となる。
ここで，Kは応力拡大係数，rは特異点（界面端）からの距離，λは特異性指数，σ₀は非特異項である。この問題に対し，現状では破壊力学に基づく強度評価を行っている。シリコンの破壊靱仕値Kを用いて，式(3)で定義される破損限界値σc(r)を算出する。
FEM解析でrの位置における，チップ部の最大主応力を求め破損限界値と比較し，最大主応力が破損限界値以上となった場合チップが破壊すると判断する。有限要素法では特異場での応カ値は要素サイズに影響されるため，要素分割には注意が必要である。
関連製品
「チップクラック解析」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「チップクラック解析」に関連する用語が存在しません。
「チップクラック解析」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
