半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

ドレインエンジニアリング

英語表記：drain engineering

　比例縮小則に従ってMOSトランジスタの寸法を小さくすると集積回路の集積度、性能、消費電力ともに著しく改善される。そのため、集積回路の最小加工寸法（feature size）は、0.5µm、0.35µm、0.25µm、0.18µm、0.13µm…のように、3年ごとに約30％縮小され、その結果として3年で約4倍という集積度の向上が達成されてきた。しかし、電源電圧が比例縮小則どおりに低減できなかったり、拡散電位などのように比例縮小則に乗らない物理定数の影響が無視できなくなってきたりして、素子の微細化とともに比例縮小則からのずれが大きな問題となってきた。その中でも最も大きな問題は短チャネル効果によるカットオフ特性の劣化と、ホットキャリア効果による信頼性の低下（素子特性の経時劣化）である。
短チャネル効果は素子寸法が小さくなってきた時に、チャネルに及ぼすソース、ドレイン（特にドレイン）の影響が無視できなくなってくることから生じる。ドレイン近傍のチャネル領域の電位はゲート電圧だけではなくドレイン電圧の影響も強く受けるので、チャネル長が短い場合にはゲートに印加されている電圧がしきい値電圧以下でも、ドレイン電圧によってソース・チャネル間の電位障壁が下げられて（Drain Induced Barrier Lowering:DIBL）ソース・ドレイン間に電流が流れるようになる。このことはドレイン電圧によってしきい値電圧 (threshold voltage)が減少することを意味している。短チャネル化に伴うしきい値電圧の低下は空乏層電荷に着目したチャージシェアモデルでも説明できる。MOSトランジスタのしきい値電圧はゲートによって制御されるチャネル下の空乏層電荷の密度に関係しているが、ソース、ドレイン近傍の空乏層電荷はゲートとソース、ゲートとドレインによって共有（charge share）されるので、チャネル長が短くなってくるとソース、ドレインの影響でゲートが制御できる実効的な空乏層電荷の盤は滅ってくる。その結果しきい値電圧は低下する。いずれにしても、チャネル長が短くなるとともにしきい値電圧が低下することが短チャネル効果の代表的な例である。
ところで、MOSトランジスタのしきい値電圧はシリコン基板表面にチャネルが形成される時のゲート電圧として定義されているが、実際にはゲート電圧がしきい値電圧以下でも微小な電流が流れる。この領域におけるドレイン電流とゲート電圧の関係を片対数プロットしたものををサブスレッショルド特性と呼んでいる。また、このサブスレッショルド特性でドレイン電流が 1桁変化するのに要するゲート電圧の値をサブスレッショルド係数（sub-threshold voltage swing）と定義している。短チャネル効果が顕著になるとサブスレッショルド係数が増加する。すなわち、サブスレッショルド特性の勾配が減少する。サプスレッショルド特性の勾配が滅少することはMOSトランジスタのスイッチング特性が劣化することを意味する。短チャネル効果がさらに顕著になってサブスレッショルド係数が数100mV/ decade以上にまで増大するとソース・ドレイン間はパンチスルー状態となる。
素子を微細化した時のもう一つの重要課題であるホットキャリア効果は、素子寸法の縮小に伴ってMOSトランジスタ内部のチャネル方向電界が急激に増加することから生じてくる。特に、ドレイン近傍でのチャネル電界の増加が大きな影響を持っている。したがって、ホットキャリア効果を抑制するためにはドレイン近傍のチャネル方向電界を減少（電界緩和）させることが必要となってくる。 ドレイン近傍の電界を緩和するためには、ドレイン領域を低濃度領域と高濃度領域の2種類の不純物領域から形成することが効果的である。このように、ドレイン領域の不純物分布やドレイン構造を工夫してドレイン電界を緩和したり、素子特性を改善することをドレインエンジニアリングと呼んでいる。MOSトランジスタは通常ソースとドレインの構造が対称的に作られるので、ドレインエンジニアリングによってドレイン領域の不純物分布が低濃度と高濃度の2種類の領域から形成されているとソース領域も同じように2種類の不純物領域から形成されることになる。
ところで、MOSトランジスタのチャネル長を短くしてくると、ソース・ドレイン間に印加できる最大電圧（ソース・ドレイン間耐圧）が低下する。耐圧低下の原因としてはパンチスルーと寄生バイポーラ効果があげられる。パンチスルーによる耐圧低下は前述のように、ドレイン電圧によってソース・チャネル境界の電位障壁が下げられてソース・ドレイン間に大きな電流が流れることによって生じるので、チャネル長が非常に短くて短チャネル効果が顕著に起こるような場合に問題となる。寄生バイポーラ効果による耐圧低下は、ドレイン近傍の高い電界によって引き起こされた衝突電離によって、ソース、基板チャネル領域、ドレインからなる寄生バイポーラトランジスタが導通することから生じる。ドレイン近傍で衝突電離が起こると、それによって発生したキャリアの一方（nチャネルの場合は正孔、pチャネルの場合は電子）が基板端子に流入するときに寄生バイポーラトランジスタのエミッタ・ベース間を順方向バイアスして寄生バイポーラトランジスタを導通させる。したがって、 ドレインエンジニアリングによってドレイン近傍の電界を緩和して衝突電離を起こりにくくすると、寄生バイポーラ効果による耐圧低下を防ぎ、高耐圧化することができる。このように、ドレインエンジニアリングはホットキャリア効果の抑制とソース・ドレインの高耐圧化の両方に効果がある。また、ドレイン構造として後に述べるLDD構造を採用する場合には、LDD領域の浅い接合と電界緩和効果によって短チャネル効果の抑制にも効果がある。
ここでは微細MOSトランジスタの動作と関連づけてドレインエンジニアリングの手法を解説するとともに、それを用いた素子構造をいくつか紹介する。

関連製品