半導体用語集

ポリシュストップ

英語表記：polish stop

貼り合わせSOI基板の一つの作成法であるポリッシュ法ではポリッシュ厚制御に限界があり、Si層単独のポリッシュでは1μ m以下の膜厚制御は困難である。このため、1μm以下の薄膜Si層を形成するにはPACE法との併用が必要である。しかし、誘電体分離SOI基板のように素子分離構造をSi層の薄膜化と同時に作り込む形式のSOI基板では素子分離に用いる絶縁膜(通常は酸化膜)がポリッシュする前のSOI基板内部に存在する。酸化膜のポリッシュ速度はSiより小さいため、このポリッシュ速度差を利用し酸化膜をポリッシュストップとして使用すれば、サプミクロンの膜厚制御が可能との考えから、酸化膜を利用したポリッシュストップが検討され、サプミクロン厚の薄膜SOIでは LOCOS酸化膜をポリッシュストップに用いた例が報告されている。ポリッシュストップを用いることによりサプミクロン厚の薄膜SOIがポリッシュ法のみで実現できるが、ポリッシュストップを形成するには部分的に酸化膜が形成されたSi基板を支持基板と貼り合わせる必要があるため、製造プロセスが複雑になり製造コストが上昇する。また、ポリッシュストツプ間の間隔が大きい場合は、 Si層の中央部分がオーバポリッシュされる (デッシング) ため、 膜厚均一性や制御性に限界があり、10nmレベルの膜厚制御は困難である。 これらの問題からポリッシュストップ法の実用化は、Si層の厚さが5μm以上のパワーデバイスに限られている。


関連製品

「ポリシュストップ」に関連する製品が存在しません。

キーワード検索

フリーワードやカテゴリーを指定して検索できます

関連用語

関連特集

「ポリシュストップ」に関連する用語が存在しません。




「ポリシュストップ」に関連する特集が存在しません。




会員登録すると会員限定の特集コンテンツにもアクセスできます。

会員登録をする