半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

メタライゼーション技術

英語表記：metallization technology

金属配線形成技術を中心に、配線間ビアホールの埋め込み技術、層間絶縁膜形成技術、平坦化技術、および配線信頼性評価技術などの金属多層配線を実現するための材料・プロセス技術を総称してメタライゼーション技術と呼ぶ。配線技術(interconnect technology)を構成する主要プロセス技術である。現在、金属配線材料としては、 主にAl-Si-CuやAl-Cuなどのアルミニウム(Al)系合金が用いられている。また、ビアホールの埋め込みとしてはタングステン(W)が、層間絶縁膜としては、シリコン酸化膜が主に用いられている。
LSIはMPU (Micro Processor Unit)に代表されるロジックLSIと DRAMに代表されるメモリLSIに分類されるが、メタライゼーション技術は、ロジックLSIにより牽引されている。ロジックLSIにおけるメタライゼーション技術のトレンドは、SIA (Semiconductor Industry Association)の1997年版ロードマップにみることができる。現在、ロジックLSI の配線層数は6層程度であるが、2006年には8層程度が必要とされている。また配線長も、現在の800から1, 000m/チップ程度から2006年には5,000m/チップを超えることが予想されており、メタライゼーション技術の重要性がさらに増そうとしている。
現在のメタライゼーション技術における最大の課題は、配線負荷の低減である。メタル層数の増加、長配線化および徴細化により、トランジスタに対する配線負荷の増大が顕在化している。このため、トランジスタを高速化しても、信号伝達の配線遅延が障害となりLSIの高速化が困難な状況となっている。配線負荷は配線抵抗と配線寄生容量からなり、配線抵抗の低減には低抵抗配線材料が、配線寄生容量の低減には低誘電率層間絶縁膜が必要となる。このため、配線材料としては、従来からのAl系合金からより低抵抗の銅(Cu)への転換が図られている。Cuの成膜にはめっき法が、またCu の加工にCMPを用いたダマシン法が用いられようとしている。一方、低誘電率層間絶縁膜としては、数多くの材料が検討されている。SiOFなどの不純物添加シリコン酸化膜、有機高分子膜およびポーラスシリカなどである。一般に低誘電率絶縁膜は、信頼性、加工性および耐熱性などの、従来のメタライゼーションプロセスとの整合面で、いくつかの課題を持っている。また、えられる誘電率も材料によりまちまちである。このため、課題の解決とともに材料の絞り込みが急がれている。
図1 (SIAロードマップより)に、ゲート遅延と配線遅延の微細化によるトレンドとCu配線と低誘電率層間絶縁膜(比誘電率は2.0を想定)の導入による配線遅延の改善状を示す。
100nmデザインルールの世代では従来材料を用いた場合に比較し、Cuと比誘電率2.0の層間絶縁膜の導入により配線遅延が1/4に低減されることが示されている。また、配線抵抗と配線寄生容量の低減はLSIの高速化とともに消費電力化にも貢献する。今後のLSIの高速化および低消費電力化はメタライゼーション技術に負うところが大きく、さらなる技術革新が望まれている。

関連製品