半導体用語集
メモリとロジックのプロセス
英語表記：process of memory and logic
メモリICとロジックICの製造プロセスとは大きく異なっている。メモリは構造上キャパシタを形成する必要があり、そのために酸化膜に関わるエ程が多くなる。これに対して、ロジックICは、配線工程が重要な位地を占め、金属膜に関わる工程が多くなる。この結果として、DRAMをメインに生産してきた日本、韓国などの製造装置市場において、酸化膜に関わる装置の需要が相対的に多くなること、米国市場では、金属膜に関わる装置の需要が相対的に多くなることは必然的であるといえよう。
水平方向に高集積化を進める微細化という流れに対して、垂直方向に高集積化を進める多層化という流れがある。多層配線化を進める過程で、重要となってくるのは、リソグラフィの焦点深度を確保するため平坦度を確保することである。平坦化技術として、従来中心となってきたエッチバックなどに替えて、CMP (Chemical Meehanical Polishing）技術を導入する動きが広がっている。こうした多層化の流れは、配線工程の付加価値の高いロジックICに牽引される形で進化してきたが、メモリICにおいても多層化が進展しつつある。メモリの大容量化を実施するためにキャパシタはトレンチとスタックといずれの構造においても、急激に高層化・平坦化しつつある。
関連製品
「メモリとロジックのプロセス」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「メモリとロジックのプロセス」に関連する用語が存在しません。
「メモリとロジックのプロセス」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
