半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

高誘電体膜スタックセル

英語表記：stacked cell with high dielectric constant film

　DRAMキャパシタの誘電体膜材料として誘電率の大きい材料を用いたセルである。
DRAMの高密度化、微細化を進めるに従って単位メモリセル当たりの面積は縮小の一途をたどっている。一方、単位メモリセル当たりの蓄積容量は、ソフトエラー耐性やデータ保持時間の要求により世代が進んでもスケーリングすることはできず、ほぼ一定（25∼30 fF/cell）の値が維持されてきた。微細化したメモリセル内に前世代とほぼ同じ蓄積容量をえるための工夫は次の三点に絞られる。すなわち、キャパシタの面積を増大させること、キャパシタ誘電体膜の膜厚を薄くすること、誘電率の高い材料を誘電体膜として使うことである。
キャパシタの表面積を増大させるためには、深いトレンチキャパシタを用いたり（シリンダ型や電極表面を粗面化した)、複雑な構造のスタック型キャパシタを用いることが提案されている。しかしながら、微細化が一層進むと表面積を増大させることにも限界がみえ始めている。
従来の誘電体材料を用いて膜厚を薄くして、蓄積容量を増大させる努力も続けられているが、従来のシリコン窒化酸化膜ではトンネル電流が観測されるほど薄くできないために薄膜化にも限界がある。
最後の工夫としてセルキャパシタの誘電体材料に従来より大きな誘電率を有する材料を用いる試みがなされており、これが高誘電体膜スタックセルである。
高誘電体膜の明確な定義はないが、従来用いられてきたシリコン窒化酸化膜にくらべ誘電率の大きい材料を用いる場合には一般に高誘電体膜と呼ばれている。このような高誘電体膜としては現在までに様々な材料が検討されているが、代表的な例を比誘電率の小さいものから順にあげると、アルミナ (Al₂O₃)、タンタルオキサイド（Ta₂O₅)、BST（チタン酸バリウムストロンチウム、(Ba、Sr) TiO₃)、PZT（Pb (Zr、Ti) O₃）などが検討されている。これらの材料を用いる場合には蓄積電極やプレート電極などの電極材料も合わせて最適な組み合わせとなるように選択することが重要である。大きな比誘電率を有効活用するためには電極の空乏化による容量損失を避けるために従来使われてきた多結晶シリコン電極は次第に金属材料電極に置き換わってきている。このような高誘電率を用いる際にはそれら材料の絶縁特性、すなわちリーク電流がDRAMとしての要求（一般的には1fA/cell以下）を満たしているかが重要な課題であり、その他絶縁破壊耐圧などの信頼性、配線などの後続プロセスによるキャパシタヘのダメージ、電極材料と転送トランジスタのソース・ドレイン領域との接続法（バリアメタルの選択）などが留意点である。さらに、デザインルールの微細化とともに、1G DRAMクラスでは、高誘電率膜材料を用いた場合でさえも立体構造を有するキャパシタが必要になってくる。すなわち、高誘電体膜やそれと組み合わせて用いる電極材料には、良好な段差被覆性が要求され、形成方法として CVD（Chemical Vapor Deposition）法が必須となってきている。また、微細化するためには立体的な電極構造間隔に対して高誘電率膜の厚みが十分薄いことも重要で、薄膜かつ低リーク電流という要求を同時に満たした高誘電体膜が要求されている。

関連製品