半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

MUX/DEMUX

英語表記：Multiplexer/Demultiplexer

　多重回路（multiplexer）および分離回路（demultiplexer）の略称である。多重回路は低速並列信号を高速直列信号に速度変換する回路であり、分離回路は高速直列信号を低速並列信号に速度変換する回路である。多重/分離の単位は1ビットあるいは1バイトなどのように様々であり、この多重/分離の単位を付加してビットMUX/ DEMUXあるいはバイトMUX/DEMUXと呼ばれることもある。化合物半導体が用いられるような高速な回路ではビット多重/分離が一般的である。多重/分離回路のアーキテクチャとしては、大きくシフトレジスタ方式とペア方式とに分類できる¹⁾。シフトレジスタ方式による多重回路は、Nビットのシフトレジスタ（shift resister）により構成され、本シフトレジスタに対して並列に低速の被多重信号を入力し、クロック信号およびクロック信号の1/Nの周波数を有する制御信号によりシフトレジスタが制御され多重化が行われる。また、本方式による分離回路ではこれに対して逆の動作を行い分離化が行われる。他方、ペア方式による多重回路は2:1のセレクタ回路（selector circuit）を2ᴺ-1個ツリー状に組み合わせることにより2ᴺビット多重化を行う。また、本方式による分離回路では2ᴺ-1個の1:2の分離回路をツリー状に組み合わせることにより2ᴺビット分離を行う。シフトレジスタ方式では回路構成は単純であるが、クロック周波数での動作が要求されることから高速動作には不向きであり、光通信用ICのように高速動作が要求される場合にはペア方式が用いられることが多い。これまでに最も高速なものとしてInP HEMTを用いた80-Gbit/sMUX²⁾、40-Gbit/sDEMUX³⁾が報告されている。

参考文献
1) R. G. Swartz: "Ultra-high speed multi­ plexer/demultiplexer architectures", International Journal of High Speed Electronics, vol. 1, no. 1, pp.73～99 (1990)
2) T. Otsuji, K. Murata, T. Enoki and Y. Umeda: "An 80-Gbit/s multiplexer IC using InAIAs/InGaAs/InP HEMTs", IEEE Journal
of Solid-State Circuits, vol. 33, no. 9, pp. 1321～1327 (1998)
3) T. Otsuji, M. Yoneyama, Y. Imai, T. Enoki and Y. Umeda: "40 Gbit/s fully­ integrated 1:2 demultiplexer IC using InAlAs/InGaAs/InP HEMTs", IEE Electron. Lett. vol. 33, no. 16, pp. 1409～1410 (1997)

関連製品