半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

PLLの仕様

英語表記：PLL specifications

<table border="0" cellpadding="0" cellspacing="0" width="793" style="width: 594pt;"><tbody><tr height="141" style="mso-height-source:userset;height:105.95pt">
<td height="141" class="xl63" align="left" width="793" style="height:105.95pt;
width:594pt">表1に逓倍用のPLLの仕様を示す。基準電圧や基準電流はチャージポンプの電流発生やフリーラン周波数を決めるために用いる。内部に持つものと外部から供給する場合がある。同期エッジは位相比較器が立ち上がりで動作するか，立ち下がりかを示す。引き込み時間は動作開始から同期引き込み
までの時間を表わす。最低この時間はクロックを外部に供給しないようにする必要がある。<br>
入力周波数範囲はPLLが正常に動作することを保証する入力周波数範囲。この外では同期することは補償されない。入力クロックパルス幅はPLLが動作するための最小クロックパルス幅で，ある種の位相比較器ではデューティ比50％が要求されることがある。入力クロックスルーレートはパルスの立ち上がり，立下りの最も遅い限界を規定する。これが遅いと電源雑音によって誤作動の可能性がある。入力クロック分周比はクロック入力から位相比較器への経路に分周を
<br>
持つものに限られる。<br>
フィードバッククロック分周比はVCOの発振周波数を決めるフィードバッククロック分周器の分周比を規定する。<br>
出力周波数レンジはPLLが出力し うる周波数の幅を規定する。低い周波数に関してはPLLの出力に分周器を置くことにより拡大可能であるが，高い方は，この値の最大値で規定される。出力周波数精度は，出力クロック1周期の逆数で求められる周波数の上限と下限値が平均値から何%ずれる範囲以内であるかを規定する。ロックしていれば，VCOの発振周波数の平均値をフィードバック分周比で割った値は位相比較器への入力周波数と一致するが，ジッタのためにパルスの周期は<br>
変動する。この変動の割合を示す値である。<br>
　 出力デューティ比は出力クロックパルスのデューティ比の変動範囲を表わす。50±3%未満を実現するためにはVCOで2倍の周波数で発振させ，2分周して出力する必要がある。<br>

位相誤差は入力クロックの同期エッジとこれに同期した出力クロックエッジのずれの平均値を示す。固定的なタイミングのずれ。これには偏差も規格化することがあり，標準偏差または最大値と最小値の差の絶対値で表わす。長時間位相誤差は基準となる時点から数千クロック以上後のクロックタイミングが，期待されるタイミングに対してどれだけずれているかを表わす値で，出力クロック1周期を360度として規格化したもの。グラフィック出力などでこの値が90°を超えると直線がゆがんで表示されることになる。<br>

周期ジッタにはサイクル・ツー・サイクル(cycle-to-cycle)ジッタとインターバル(interval)ジッタの2種類あり，前者は出力クロックが周期ごとに変動する最も周期の長いものと，最も周期の短いものの差で示し，ピーク・ツー・ピークで表示する。後者はおのおのの周期の平均値からのずれを表わし，最大最小または平均2乗誤差として表示する。長時間ジッタは長時間位相誤差を時間で表示したもの。</td></tr></tbody></table>

関連製品