半導体用語集
LER(ライン エッジ ラフネス)
英語表記：
トランジスタのパターンが微細化されると、パターンのエッジのギザギザが問題となる。このギザギザのことを、LER（Line Edge Roughness）と呼んでいる。Gate length 20nmのMOSを作る時、LERが5nmあると、両側から10nmもバラツクことになり、MOSの特性が一定せず、設計できない。LERの原因は色々あるが、中でもフォトレジストの高分子の大きさが問題と言われており、これを避けるレジストの開発が行われている。
関連製品
「LER(ライン エッジ ラフネス)」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「LER(ライン エッジ ラフネス)」に関連する用語が存在しません。
「LER(ライン エッジ ラフネス)」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
