半導体用語集
キャパシタ形成
英語表記：capacitor formation
DRAMとは、1ビットの情報を単位メモリセル内に形成したキャパシタ（容量、コンデンサ）に蓄えられた 電荷量として記憶する半導体記憶素子であり、キャパシタにいかに多くの電荷を蓄えるか、その電荷をいかに長時間保持できるかがその性能を左右する。したがってキャパシタの形成方法は DRAMのプロセス・デバイス設計において最も注意を払うべき項目の一つである。
キャパシタの基本構造は一対の電極とそれらに挟まれた誘電体膜からなるが、その形成において考慮すべき項目は、誘電体膜材料およびその作製方法、電極の材料およびその作製方法、キャパシタの構造（たとえばトレンチ型とかスタック型など)、メモリセル内の転送トランジスタとの接続方法、キャパシタとしての信頼性（絶縁破壊耐圧、寿命)、キャパシタ形成工程による下地構造（転送トランジスタや周辺トランジスタ）への影響、キャパシタ形成後の配線形成などのプロセスによるキャパシタ特性への影響、およびこれら項目の歩留りなど、非常に多岐にわたる。また、デザインルールの微細化トレンドが一向に衰えをみせない状況でキャパシタ形成プロセスはますます複雑化してきている。微細化の流れの中では、いかに小さい面積の中に一定の蓄積容量を持つキャパシタを形成するかという点が重要な課題である。このため、キャパシタ構造をより立体的なものにする工夫やキャパシタ誘電体膜材料により誘電率の大きい材料を用いるなどの様々な試みがなされている。これらの詳細に関してはそれぞれの項で述べる。
関連製品
「キャパシタ形成」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「キャパシタ形成」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
