半導体用語集
スタックセル
英語表記：stacked cell
スタックドキャパシタを用いたDRAMメモリセルをスタックセルと呼ぶ。セル転送トランジスタとセルキャパシタで構成され、セル転送トランジスタの一方のソースドレインにビット線が、また他方のソースドレインにはスタックドキャパシタの蓄積電極が接続された構造のセルである。
このセル構造は、COB (Capacitor Over Bit Line）構造とCUB (Capacitor Under Bit Line）構造の二つに大別できる。COB構造は、ビット線の上部にセルキャパシタが配置されるもので、セル転送トランジスタ上にオーバラップして形成でき、セルキャパシタのサイズを一まわり大きくできるので、セルキャパシタの容量を増やすことができるという利点を持つ。しかし、ビット線は、その後に形成されるキャパシタ形成の高温処理に耐えなくてはならず、材料が高抵抗材に限定される結果、高抵抗になってしまうという問題がある。一方、CUB構造は、COB構造とは逆にセルキャパシタの上部にビット線が配置される。この構造では、セル転送トランジスタとビット線を繋ぐコンタクトをセルキャパシタの傍に設けなくてはならず、セルキャパシタをセル転送トランジスタ上にオーバラップして形成することができないので、セルキャパシタの容量が小さくなってしまうという問題がある。しかし、ビット線を高温処理を伴うセルキャパシタの形成後に形成できるので、ビット線に抵抗の低いアルミ材を使用でき、ビット線を低抵抗化できるという利点がある、さらにビット線をアルミの多層配線で兼用して形成すれば、製造工程数を減らすといったことも可能になる。
一般的には、DRAMの集積度が増すにつれ、セルキャパシタの容量の確保が最重要になってきており、COB構造が採用される傾向にある。
関連製品
「スタックセル」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「スタックセル」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
