半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

サブスレッショルド係数

英語表記：subthreshold coefficient

　FETの特性は、しきい値以上のオン特性と、しきい値以下のサブスレッショルド特性に分けられる。このサブスレッショルド領域では、電流はゲート電圧に対して指数関数的に増加する。サブスレッショルド係数とは、1桁電流を増加させるのに、ゲート電圧がどのくらい必要かという量である。したがって、単位は(mV/decade)となる。この値が小さければ小さいほど、立ち上がりの鋭い理想的スイッチに近づく。Si-MOSFETにおいては、室温では最高によい値として、約60mVである(=kT/q×loge10)。そこで、しきい値以下、10桁低い電流をVg=0Vの時に要求すると、しきい値は60mV×l0=0.6Vとなり、しきい値は0.6V以上必要ということになる。ここにkTが出てくるのは、この電流がソースでのチャネルに対するバリアを乗り越える際の拡散電流に起因していることによる。第一近似の範囲で、この係数の表式は以下のように表わされることがわかっている。

　　S=kT/q x loge10 x{1+(Cd＋Cit)/Cox}

ここで、Coxは酸化膜容量、Cdはチャネル直下の空乏層容量、Citは界面準位による実効的容量である。最も簡単な場合には、Coxが他にくらべて圧倒的に大きいので、ほぼ第二項が無視できるが、基板濃度が高い短チャネル素子、界面準位が大きく劣化している素子では、第二項を無視できない状況になってくる。特に、酸化膜の劣化という観点からすると、界面準位の増加によるS係数の増大が観測される。逆に簡単な近似のものではS係数の増加によって界面準位の増加を議論する場合がある。ここにCitが入ってくるのは、ゲート電圧が実効的にソースバリアを下げるのに使われずに、界面準位に電荷をチャージアップするのに使われてしまい、同じ電圧では1桁電流を増加させることができなくなってしまうことを意味する。FETでは、オン状態でのモビリティに対する物理的研究は多いが、実用的にはS係数の制御はそれに劣らない重要な技術項目である。

関連製品