半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

サリサイド

英語表記：salicide

　self-alighned silicideの略称で、シリコンウェハ上のシリコンが露出した部分に、金属シリサイド膜を選択的に形成する技術。広義では金属配線の接続孔（コンタクトホール）の底部に金属シリサイドを形成する場合を含むが、一般的には、ゲート電極上とソース・ドレインの拡散領域表面に、同時に、かつ自己整合的に、金属シリサイドを形成する技術を指す。LSIの高速化と低消費電力化を両立するためには、微細化によってMOSトランジスタのチャネル抵抗を下げることで、低電圧化しても高速化に必要なチャネル電流を確保するという手法が用いられている。この時、ゲート容量、ゲート抵抗、ソース・ドレイン抵抗などの寄生効果は、微細化によってむしろ増加することとなってしまう。このため、微細化を高速化に結びつけるためには、これらの寄生効果抑制が重要となる。特にクォータミクロン以降の世代のロジックLSIでは、ゲート電極の低抵抗化だけでは不十分で、同時にソース･ドレイン抵抗を下げることが必要となっており、1回のプロセスでゲート電極上とともに、ソース・ドレイン部もシリサイド化するサリサイドが必須の技術となっている。またサリサイド構造は、nMOSではn型ゲート、pMOSではp型ゲートを使用するデュアルゲート構造との整合性にも優れている。これは、ゲートエッチング後にシリサイド膜を形成するため、ゲート電極へのイオン注入とソース・ドレイン領域へのイオン注入とを同時に行うことができるためである。これに対して、ポリサイド構造ではゲート電極上のシリサイド膜を形成してからゲート電極のパターニングを行うため、ゲート電極へのイオン注入とソース・ドレイン領域へのイオン注入を別々に行う必要がある。一方でサリサイド技術では、配線幅の減少に伴って急激に配線抵抗が上昇する細線効果、ゲート電極のサイドウォール上にシリサイドが成長することによってゲートーソース・ドレイン間ショートが発生する這い上がり、ソース・ドレインの拡散層を浸食してシリサイドを成長させるために生じる接合リーク電流の増加、の三つの効果の抑制が大きな課題となっている。サリサイド技術は、微細化によるゲート抵抗、ソース・ドレイン抵抗の上昇を抑制することを目的としているため、「細線効果」の抑制は特に重要である。細線効果の原因は、熱処理によってシリサイドが島状成長し不均ー・不連続な膜になる凝集と呼ばれる現象や、低抵抗なシリサイド相への相転移が起こりにくくなる現象によると考えられている。後者はチタンシリサイド（TiSi₂）に特有の現象であり、コバルトシリサイド（CoSi₂）やニッケルシリサイド（NiSi）を採用することで回避できる。前者は、シリサイド膜中の酸素侵入の防止が効果的だとされているが、スタック型キャパシタのDRAMとロジックとを混載した eRAM : embedded DRAMでは、キャパシタ構造や層間絶縁膜の形成工程のためにサリサイド形成後に加わる熱処理が増加することになり、｢凝集」を防止して耐熱性を改善する技術が求められている。

関連製品