半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

自己整合技術

英語表記：self-alignment technology

ここで、自己整合技術とは「着目している集積回路上の下層パターンに対し、物理的構造あるいは化学的反応の差異を利用して、マスク合わせなしにその下層パターンに位置的に整合した上層パターンを選択的に形成する技術である」と定義する。"マスク合わせなしは広義に解釈すると、一方の層がマスク合わせ余裕を十分にとって、他方の層を包みこんでいる場合も含む。この解釈に従った技術をここに列挙するが、狭義には必ずしもすべてが「自己整合」として認識されてはいない。一般的には、自己整合コンタクト、サリサイド、ボーダレス配線、デュアルダマシンなどがその代表的な例としてあげられるが、かつては局所酸化、シリコンゲートなども代表的なそれとして認められていた。側壁スペーサ形成、選択成長なども自己整合技術の範疇に入れられる。個々の技術については、他の項において詳述されるので本項では互いの関連に重点をおいて述べる。主要な自己整合技術の適用例を, n チャネルMOSトランジスタを用いて説明する。図1は説明の便宜上、仮想的に構築したプロセスフローを示すものであり、実際の集積回路ではこれらのすべてを一時に適用はしないことが多い。必要に応じて取捨選択している。
(1)Si窒化膜(Si3N4)の被着していない部分に素子分離領域を形成する局所酸化法(LOCOS: Local Oxidation of Silicon) (「LOCOS」の項参照)。素子分離領域下にB (ホウ素)をイオン注入し、チャネルストッパを形成する。Si窒化膜パタ ーン、素子分離酸化膜、チャネルストッパの三者が自己整合で形成される。
(2)シリコンゲートをマスクに、低濃度ドレイン (LDD : Lightly Doped Drain)をイオン注入で形成する。
ゲートとドレインが自己整合で形成される。シリコンゲート以前のAlゲートでは、ソース・ド レイン (SD) 形成時の高温に耐えられなかったので、ゲートはSD形成後マスク合わせを行って形成されていた。
(3) Si3N4膜を被着し、全面を方向性の強いドライエッチングに曝すとゲート側壁にのみスペーサ（別項目参照）が残存する。ゲートとスペーサが自己整合で形成される。その後、全面にTiやCoなどの金属を蒸着し、熱処理すればシリコンのみと反応してシリサイドが形成される。シリコンとシリサイドが自己整合で形成される。これをサリサイド（Salicide:Self-Aligned Silicide）(「サリサイド」の項参照)と呼ぶ。
(4)その後、CVD-SiO2膜などで代表される第一層間絶縁膜にソース・ドレインへのコンタクト孔をエッチングで形成する。この時側壁スペーサはエッチングされにくいので残存する。すなわち、ゲートとコンタクト孔が自己整合で形成される。これを、自己整合コンタクト（SAC：Self-Aligned Contact）と呼ぶ（別項目参照）。さらに温度や雰囲気を選べばWCL4の水素還元でソース・ドレイン上に選択的にWを成長できる。ここで、このWを埋め込みプラグと呼び、プラグ、ゲート、ソース・ドレインの三者が自己整合で形成される。
(5)および(6)デュアルダマシン（別項目参照）により、Wプラグへ接続電極、配線電極が自己整合で形成される。

関連製品