半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

トレンチ分離

英語表記：Shallow Trench Isolation : STI

　素子分離法の一つ。シリコン基板に深さ1µm以下の比較的浅い溝（トレンチ）を形成後、その溝を酸化膜などの絶縁物で埋め戻すことによって素子分離領域を形成する素子分離法である。LOCOS法におけるフィールド酸化のような厚い熱酸化を行う必要がないので、ほとんどバーズビークが発生せず、微細化によって設計ルールがスケーリングされても、ほぼマスク寸法どおりに素子（素子分離）を形成することができる。また、溝の深さを深くすることによって実効的な素子間距離を長くすることができるので、高い素子分離能力をえることができる。そのため、LOCOS法に代わる微細デバイス用素子分離技術として、設計ルール0.25μm以下のデバイスから開発のみならず、量産でも利用され始めている。
　典型的なプロセスフローとしては、シリコン基板上に絶縁膜（一般的にはマスク窒化膜/パッド酸化膜）を堆積後、リソグラフィ技術によって素子領域（素子分離領域）を形成し、フォトレジストをマスクにシリコン基板が露出するまで異方性ドライエッチングを行う。さらに、レジストあるいは絶縁膜をマスクにシリコン基板をドライエッチングし、溝を形成する（トレンチエッチング）。次に薄く（～50nm）溝側面を熱酸化後、CVD法により絶縁膜（一般的には酸化膜）を形成し、溝を埋設する。ここで、マスク窒化膜が露出するまでCMP（Chemical Mechanical Polishing ; 化学的機械的研磨）あるいはドライエッチングを行い、窒化膜上に堆積された余剰な酸化膜を除去し、平坦化する。最後に、マスクとなった窒化膜/パッド酸化膜をウェットエッチングにより除去してSTIが完成する。
　STIは、“溝を掘る（トレンチエッチング）”、“埋める（絶縁膜埋設）”、“削る（平坦化）”ことによって形づくられる。したがって、これらの工程でのプロセス制御がSTIを形成するうえでの鍵となる。設計ルールがスケーリングされ溝の幅が狭くなるにつれて、絶縁膜を溝中に埋設することが困難になる。溝を完全に埋設しきれずに穴（ボイド）が溝中にできると、その上に形成される配線のショートや、STIの絶縁性の低下が生じる。そのため、埋設性に優れた方法によって溝を埋め込むことはもちろん、溝に傾斜をつけるようにトレンチエッチングすることによって埋めやすい形状にするなどの工夫と形状の制御が必要である。また、平坦化の工程においても、同一基板上に混在する様々なパターンを同時に均一性よく平坦化することがデバイス特性上の鍵であり、そのための工夫が必要である。
　STIの主な課題としては、プロセスが複雑になるのでLSIの製造コストが高くなること、逆ナローチャネル効果が生じてトランジスタのしきい値電圧が不安定になること、結晶欠陥が生じやすいことなどがあげられる。STIはドライエッチングにより形成した溝に半ば強制的に酸化膜を埋め込んだ構造になっているので、シリコン基板と埋設酸化膜の熱膨張係数の相違から生じる応力によって、溝端部のシリコン基板に結晶欠陥が発生しやすい。そのため、接合リーク電流が流れやすくなり、回路が誤動作してしまうという問題点がある。結晶欠陥を防止するためには、トレンチエッチング形状や、STI形成後の熱処理温度、雰囲気などを制御することによって応力を緩和する必要がある。

関連製品