同期抽出PLL（clock recovery PLL） | 半導体用語集 |半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

同期抽出PLL

英語表記：clock recovery PLL

データ伝送では基準となるクロックなしにデータだけが伝送されることも多い。そこで，一定時間間隔で送られるノンリターンツーゼロ(Non Return To Zero)のデータ信号からそのデータが送られる周期と等しい周期のク朝ツクを生成するPLLは同期抽出PLLと呼ばれる。受信されるデータは伝送経路で波形がくずれている。この信号からクロックを抽出し，このクロックによって波形整形を行って同期化された信号に変換するために用いられる。
逓倍PLLでは一定周期のパルスを持つ基準クロックが入力されるが，データは1010…であっても1/2の周波数となるまた，０または１が連続することもあり，逓倍PLLと同じ位相比較器を用いたのでは，正常な動作が期待できない。そこで，図１のようなホッジ型と呼ばれる位相比較器が用いられる。この回路は，タイミング図(図2)に示すように，ダウン信号はデータの1，0が変わった時半周期1を出すのに対し，アップ信号はタイミング図の破線で示すようにデータの変化点が早ければ，1を出す期間が半周期より長くなり，遅ければ，１を出す期間が半周期より短くなる。これをチャージボンプ回路に供給し，ループフィルタでフィルタされた信号がVCOの周波数を変える仕掛けになっている。