半導体用語集
PLL
英語表記：Phase Locked Loop
PLLにほ低い周波数がら高い周波数を作るクロックの逓倍（逓倍PLL)，等しい周波数間隔を持つ高周波信号を必要に応じて生成する機能(周波数発生PLL)，データをラッチする時データの遅延量を補償するクロックを作るスキュー調整(スキュー調整PLL)，入力データからクロックを，抽出する機能を実現する(同期抽出PLL)回路がある。
MOS集積回路が微細化されると，負荷容量が減少して集積回路内部では非常に高速で動作することが可能であるが，ポード上は寄生容量が大きく配線長も長いので高速動作は困難である。そこで，集積回路の内部で高速動作させるためのクロックを作り，動作速度を上げたLSIが普通になっている。そのために用いられるのが，逓倍PLLである。
周波数発生PLLはグラフィック出力のように画素数やリフレッシュ周期に規格が数多くあり，すべてを満たすためには多くの種類のクロックを発生させる必要がある。このような用途に用いる。また，携帯電話などでは搬送波を発生させるために用いる。
PLLの構成は，図1のように，入力されるクロックを分周して基準となるクロックを作る分周器，フィードバックされるクロックと基準クロックの位相を比較して位相差に比例した出力をする周波数位相比較器位相比較結果の低周波成分を選択して出力するループフィルタ，この電圧により発振周波数を制御される電圧制御発振器(VCO)，VCOを分周してフィードバックッククロックを作る分周器により 構成される。フィードバッククロックが基準クロックより遅れていれは，位相比較器はループフィルタの電圧を上げる出力をし，ループ出力が上昇するとVCOの発振周波数が上がり，フィードバッククロックの位相を進めることにより位相を合わせるように働く。基準クロックより早ければループフィルタ出力を下げる出力をしてVCOの発振周波数を下げる。
発振周波数foscは入力クロックをfi，入力クロック分周器の分周比をM，フィードバッククロック分周器の分周比をNとすると，fosc=Nfi/Mで表わされる。
大規模LSIに搭載されるPLLのアナログ回路はループフィルタと電圧制御発振器であるが，分周器や位相比較器も動作のタイミングのずれがループ積分器でアナログ信号に変換されるので，雑音の漏れ込みに注意が必要である。そのため，分周器にはリップルキャリーのカウンタではなく，同期式のカウンタが用いられる。
関連製品
「PLL」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
会員登録すると会員限定の特集コンテンツにもアクセスできます。
