半導体用語集

空乏層

英語表記:depletion layer

 半導体pnダイオードやショットキダイオードに逆方向電圧を加えると、自由キャリアが電圧によりはき出された領域ができる。このように自由キャリアがなくなり、実質的に絶縁領域として働く領域を空乏層という。n型半導体の空乏層では自由電子がなくなり、プラスに帯電したドナーが残り、 p型半導体の空乏層では自由正孔がなくなり、マイナスに帯電したアクセプタが残る。空乏層の幅はこれら帯電したドナー、アクセプタが作る電界と印加電圧並びに系全体の電荷中性条件から決定され、急峻なpn接合に逆方向電圧Vを加えた時には、空乏層幅Wは、W²=(2ε/e)((NA+ND)/NA/ND)(Vbi+V) で与えられ、ショットキゲートに逆バイアスVを加えた時は、W²=(2ε/eND)(Vbi+V)(p型半導体の時はNDの替わりにNA)で与えられる。ここでεは半導体の誘電率、NA、NDはそれぞれp、n型半導体のアクセプタ、 ドナー密度、Vbiは内蔵電圧でpn接合の場合、p型、n型半導体の平衡状態でのフェルミエネルギー位置の差でほぼバンドギャップに等しい値であり、ショットキゲートの場合にはその障壁高さにほぼ等しい値になる。pn接合、ショットキゲートの容量は順方向電流が流れる領域を除き、この空乏層幅で決定される。空乏層の幅が電圧により変化できることは、半導体デバイスの動作原理の基本の一つであり、たとえばMES FETでチャネル厚さを変化させるのに使われている。また、電子ビームリソグラフィで形成した微小なショットキゲートから広がる空乏層の制御は、多くのメソスコピック構造、低次元構造を実現するのに用いられている。特にキャリア伝導の制御に空乏層はよく用いられるが、空乏層による閉じ込めは電界によるものであり、電子を閉じ込める電界は正孔には逆に働き、正孔は閉じ込められない。したがって、電子、正孔の両方を同じ位置に閉じ込める必要がある光学デバイスには、空乏層を利用した閉じ込めは適用できない。なお、GaAsの表面のようにトラップが多く、フェルミ準位が表面でピン留めされている半導体では、表面に必ず障壁があり、すべての表面から空乏層が広がる。これは素子の微細化などには不利であるが、表面形状や表面トラップなどの影響が空乏層に緩衝され、直接キャリアに伝わらない利点と表裏一体である。

関連製品

「空乏層」に関連する製品が存在しません。

関連用語

関連特集

「空乏層」に関連する特集が存在しません。




会員登録すると会員限定の特集コンテンツにもアクセスできます。