半導体用語集
階層処理
英語表記：hierarchical OperatiOn
EBデータ変換時の処理時間を減らす方法の一つで、LSI設計データの持っ階層構造を利用して、処理対象図形数を低減し、処理時間を短縮することから階層処理と呼ばれる。LSI設計データは、ブロックの組み合わせによって構成されている。ブロック内に定義されているのは、パターン情報か他のブロックの参照情報か、どちらか一方、もしくはその両方である。設計データの階層構造とは、ブロックが他のブロックを参照し、その被参照ブロックがまた別のブロックを参照する、という階層的な参照構造のことを指している。このような構造を用いると、パターンが定義されているブロックがチップ内に複数配置されている場合、 パターン情報はブロックに1回だけ定義し、あとは参照情報だけが定義されるので、データ量の圧縮を図ることができる。階層処理は、ブロックを単位にして、ブロック内に定義されているパターンだけを図形演算処理し、その処理結果をブロック参照情報に基づいて配置して出力する方法である。ブロック単位に処理するので、処理対象図形数を大幅に低減でき、処理時間を短縮できる。また、出力図形数も減少するので、データ量も低減できることになる。ただし、ブロック単位に単純に図形演算すると、ブロック境界線を挟んで近接したパターン間に不具合が生しる場合がある。 たとえば、ブロック境界で接したパターンに対して細め処理を行う場合、単純にブロック単位に図形を細めると、本来接続していなけれはいけないパターン間に隙間が生してしまう。このような問題を回避するためには、階層的図形演算処理に先立って、ブロック外の図形を取り込んだり、逆にブロック内図形の一部を参照しているブロックに展開するというような前処理が必要である。階層処理の効果は、同しパターンが繰り返し存在するメモリデバイスの場合に非常に高くなる。これに対して、規則性の低いロジックデバイスでは、前処理が階層処理のオーバヘッド時間となってしまい、時間短縮効果は低い。
関連製品
「階層処理」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「階層処理」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
