半導体用語集
C-V法
英語表記：Capacitance-Voltage method
C-V法とは，MOSキャパシタにパルス電圧を印加した時の容量を測定することで，界面準位や酸化膜中の電荷を評価する方法である。p型基板における理想的なMOSキャパシタの容量Cは，酸化膜の容量Coxと空乏層の容量Cdの直列で表わされる。その時のC-V曲線は次のように表わされる。p型基板の場合，ゲートバイアスVgに負を印加（蓄積状態）するとC=Coxとなり酸化膜容量を表わす。Vgを増加させると空乏層が広がるため容量は減少し，Vg=Vfbでの容量はシリコンのエネルギーバンドが水平になる時の容量となる。さらにVgを正側へ増加させると，空乏層が広がり容量は減少し，反転層が形成されていく。反転層が形成されると，印加する電圧を増加しても反転層へのキャリアの蓄積に用いられるようになり，空乏層がそれ以上広がらなくなる。反転層のキャリアが周波数に追従できない高周波の場合，反転層の影響は現われず，容量の小さい空乏層容量Cdと酸化膜容量Coxが直列で表わされるためにC=Cminで一定となる。一方，低周波において反転層のキャリアが周波数に追従できるようになると，容量は増加しC=Coxで一定となる。実際のC-V曲線は酸化膜中の捕獲電荷の影響で電圧軸方向へ平行移動した形になっている。さらに界面準位が存在すると，表面電位依存性を持つためにその影響を受けてC-V曲線は理想曲線に比べてなだらかになる。ある容量値に対する電圧の，理想的なMOS構造のC-V曲線からのずれを求めることにより，捕獲電荷や界面捕獲電荷密度が得られる。
関連製品
「C-V法」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「C-V法」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
