半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

ミスフィット転位

英語表記：misfit dislocation

高濃度基板上成長したエピタキシャ ル層に発生する格子欠陥の一種。ディスクリート用エピタキシャルウェハは裏面電極形成、MOS LSI用エピタキ シャルウェハはラッチアップ対策などの理由により高濃度にドーピングされた基板上に、気相成長法で基板濃度より2~3桁低濃度のエピタキシャル成長層を形成したエピタキシャルウェハ が使用される。高濃度基板はドーパントとシリコンの原子半径差に応じて格子定数が変化するため、低濃度のエピタキシャル層との間に格子不整合が生ずる。格子不整合によりエピタキシャル層と基板界面には、それを解消する方向に応力が発生し、その応力がシリコンの降伏応力より大きくなると界面に転位が発生するが、このようにして 発生した転位がミスフィット転位である。ミスフィット転位は基板とエピタ キシャル層の格子不整合により生じる応力で発生するため、基板中のドーパ ント種、濃度、およびエピタキシャル 膜厚、エピタキシャル層ドーピング濃 度により影響される。各元素の共有結合半径は、Sｂ(0.136)> As(0.118)> Si(0.117) >P(0.110)>B(0.088 nm)のため、Si と共有結合半径差が大きいSb、Bを高濃度にドーピング した基板でミスフィット転位は発生しやすい。また、ミスフィット転位はエピタキシャル成長膜厚にも左右される。膜厚が薄い場合はエピタキシャル 成長層の格子が弾性変形し、転位は発生しないが、膜厚が厚くなり、臨界膜厚を超えるとミスフィット転位が発生する。ミスフィット転位が発生する臨界膜厚は、理論的には、
　　臨界膜厚=-[(1-2ν)・as/4π
　　　　　　・(1-ν)2・ｆc]
　　　　　　 ・In [2π・e・fc/(1-ν)]
で与えられる。ここで、v、as、 fc、eはおのおのポアソン比、基板の格子定数、ミスフィット歪、自然対数の底である。実際のエピタキシャルウェハではエピタキシャル成長中に生ずる不純物のエピタキシャル層への固相拡散、ウェハの弾性変形による応力緩和などで臨界膜厚ではミスフィット転位は発生せず、理論値以上の膜厚で発生する。ミスフィット転位は素子活性領 域に存在するとリーク電流発生源になつくるなどデバイスに悪影響を及ぼすが、エピタキシャル、基板界面付近に存在する場合には、金属のゲッタリングサイトになることが報告されている。

関連製品