半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

SOI技術

英語表記：Silicon On Insulator Technology

 SOI は絶縁体層の上にSi層が形成 された構造を意味する。SOI構造の製 法には種々の方法が検討され、サファ イヤ基板上への薄膜 Si層の気相成長 (SOS:Silicon On Sapphire)がまず 実用化されたが、薄膜 Si層の結晶性向上に限界があり適用範囲は限定され た。その後、酸化膜を介してSi基板同士を貼り合わせる貼り合わせ法 (wafer bonding)、 Si基板に酸素をイオン注入後、熱処理してSi基板内部にSiO2 層を形成するSIMOX法が実用化された。貼り合わせ法には構造や製造方法から誘電体分離法、PACE (Plasma Assisted Chemical Etching)、UNIBOND、ELTRAN(Epitaxial Layer Transfer)などが ある。貼り合わせ SOIやSIMOXでは素子が形成される表面側のSi層を 薄膜Si層、薄膜Si層下の酸化膜層は埋め込み酸化膜と呼ばれる。一部の薄膜Si層にはHF欠陥、貫通転位などの結晶欠陥が存在し、
SIMOX の埋め込み酸化膜にはピンホールやSiアイランドなどの欠陥が存在する。また、三次元素子への応用を目指し、絶縁体層上に形成した多結晶Si層や非品質Si層をレーザなどで溶融、再結品化、あるいは固層成長しSOI構造を作製する試みがなされたが、薄膜Si層の 結晶性を改善することが困難であり、 Siデバイスでの実用化には至ってい ない。しかし、石英基板を用いたTFT-LCDに実用化されている。SOI素子では絶縁体層上のSi層に素子を形成するが、素子活性層の直下が絶縁体層になるため、通常のバルクシリコンを用いた半導体素子にくらべ、様々な特徴がある。主な特徴として、高耐圧素子では破壊電圧が高められ、MOS 素子やバイボーラ素子では寄生容量低減による動作速度の高速化、省電力化、ソフトエラー低減などの高信頼化や素子製造工程の簡略化があげられる。また、サイリスタやパワーFETのような電力素子と制御素子 (小信号素子)の集積化が可能である。 基板に石英などの透明基板を用いた場 合、透明基板中を光が透過するため、 TFT-LCDに使用され、光IC への応用も期待されている。 現在は高耐圧素子用の貼り合わせSOI が実用化されている。MOS素子 やバイポーラ素子への適用は研究が続 けられてきたが、一部のロジックデバ イスの高速化や省電力化に適用され た。しかし、バルク素子の設計資産がそのまま適用できない、バルクウェハ にくらべ素子製造プロセスの影響を強く受けるウェハコストが、バルクウェハの10倍あるいはそれ以上など、 SOI の適用範囲が広がるにはまだ解決 しなければならない課題は多い。ただ し、ウェハコストの低減にはPIII (Plasma Immersion Ion Implantation)法といったスループットの非常に高いSOI形成法が提案されており、今後コスト低減の可能性は大きい。

関連製品