半導体用語集
差動増幅器
英語表記：Differential amplifier
入力端子を二つ持ち，入力信号差を増幅して出力する回路。入力信号が同時に上昇または下降する時には出力電圧が変化しないことが期待される。
もっとも基本的には図1(a)の，ように入力トランジスタ対MN1，MN2の共通ソースを定電流源に接続し，負荷に等しい抵抗R1，R2を用いた回路である。入力信号が差成分，つまり片方の入力電圧が微少量だけ増加した時もう一方の入力電圧が同じだけ減少する時には，入力電圧が増加したトランジスタに流れる電流は増えるのに対し，減少したトランジスタに流れる電流は同じだけ減少するので，電流の和は変化しない。したがって，共通ソース電圧は変化しないので，この点が接地されたのど同しように動作する。 この電流の変化によって，抵抗の両端にかかる電圧は電流変化に比例して変化する。利得は，入力トランジスタの相互コンダクタンスをgmnとすると， gmsと負荷抵抗R1の積となる。一方，両方の入力が同じだけ上昇した場合には，二つの入力トランジスタに流れる電流は，共通ソースに接続された定電流源で一定に保たれているので，電流変化はない。したがって，負荷抵抗での電圧変化もないことになる。トランジスタが一定の電流を流す条件は，トランジスタのしきい値電圧が一定であるとすると，ゲート/ソース電圧が一定であることであるので，入力トランジスタの共通ソース電圧が入力の上昇と同じだけ上昇して平衡が保たれる。 実際には定電流源の電流は入力電圧が変化すればいくらか変化する。図1(a)の回路ではトランジスタMN3のドレインコンダクタンスgdmn3に比例して変化する。変化した電流だけ負荷抵抗の電圧変化を生じるので，R1とR2を並列接続した合成抵抗値とgdmn3との積が同相利得となる。 出力が一方だけでよい場合には片方の負荷抵抗を省略することができる。 また，CMOSでは図1(c)のように負荷を電流ミラーとすることで，差動入力に対する負荷抵抗値は負荷MOSであるpMOSトランジスタのドレインコンダクタンスになるので，利得を大幅に高めることができる。この時同相入力に対する振る舞いは，負荷トランジスタのドレイン電流は等しいからドレイン電圧も等しくなるので，両方の負荷トランジスタともにゲートとドレインを接続したトランジスタと同しように動作するので，負荷コンダクタンス，はほば負荷となるpMOSの相互コンダクタンスの2倍になり，同相利得は非常に小さくなる。この形式を能動負荷型の差動増幅器という。
MOSトランジスタは一般にバイポーラトランジスタより2桁程度相互コングクタンスは小さい。利得は相互コンダクタンスと負荷抵抗値の積で決まるので，実際的な利得である100倍程度取ろうとすると，100kQのオーダの抵抗値となる。このような高い抵抗値を集積回路上に設けるしトランジスタよりもかなり大きい面積となるのが普通である。そのため，通常はアクテイブ負荷もしくは定電流負荷の回路が用いられる。ただし，PLLに用いる差動増幅回路などでは，負荷抵抗値を可変にするために3極管領域にバイアスした負荷トランジスタを用いる。3極管領域にバイアスしたトランジスタは抵抗に近い電圧電流特性を示す。
関連製品
「差動増幅器」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「差動増幅器」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
