半導体用語集
スタックドキャパシタ
英語表記：stacked capacitor
DRAMセルのキャパシタ面積を増大させるために、セル転送トランジスタの上部に立体的な構造のキャパシタを形成したものをスタックドキャパシタという。スタックドキャパシタは、立体構造の蓄積電極の表面に誘電体膜を形成し、さらにその上部にプレート電極を形成することで構成される。トランジスタのソース・ドレイン上に積み上げ（スタック）て構成されることから、スタックドキャパシタと呼ばれる。
DRAMでは、世代（集積度）が進み、微細化が進むほど、キャパシタが専有できる面積が減少するが、世代が変わってもほぼ同じキャパシタ容量を維持する必要があるが、スタックドキャパシタでは、蓄積電極を複雑な形状の立体構造にでき、またセル転送トランジスタ上に乗りあげてキャパシタを形成することができるので、表面積を増やせ、限られたチップ上の領域にも、十分な蓄積容量のキャパシタを形成することが可能になる。
このキャパシタは、蓄積電極にどのような立体構造を用いるかによって分類でき、フィン型、シリンダ型、厚膜型、コンケープ型などに分けられる。それぞれ長所と短所があるが、その優劣は、各世代ごとに主流となるプロセス技術の影響を受けて変わる。
また、スタックドキャパシタでは、これまでキャパシタ絶縁膜にON膜が用いられてきたが、近年、キャパシ夕誘電体膜をより誘電率の高い材料に変えて、キャパシタ容量を増やす試みがなされている。こうした誘電率の高い材料としては、Ta₂O₅、(Ba、Sr) TiO₃、Al₂O₃などが検討されている。こうした新しい材料を用いた場合、電極材との相性が問題になるが、スタックドキャパシタでは、一方の電極をシリコン基板とするトレンチキャパシタと異なり、材料を自由に選択できるメリットもある。こうした電極材としては、W、WN、Ru、RuO₂、Pt、SrRuO₃などが検討されている。
一方、スタックドキャパシタを採用した場合、キャパシタの高さが高くなると、セルアレーの周辺回路に必要とされるキャパシタとほぼ同じ高さのコンタクトプラグの形成が困難になるので、立体キャパシタの高さを極力低く抑える工夫や、深いコンタクト形成を可能にする技術、また立体構造があっても表面を平坦化できる技術なども必要になる。
関連製品
「スタックドキャパシタ」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「スタックドキャパシタ」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
