半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

LOC

英語表記：Lead On Chip

　TSOP（Thin Small Outline Package），SOJ（Small Outline J-lead package）などのパッケージ内部構造の一つ（図1）。
　LOCは1988年にInternational Business Machine社で考案され，主にメモリのSRAMやDRAMに用いられている。チップ上まで伸びたインナリードが，チップの電極面側に絶縁剤（テープ状接着剤など）を介してダイボンディングされていることから，LOCの名称で呼ばれている。インナリードと電極パッドは，チップエリア上でワイヤボンディングされ，電気的に接続されている。この構造が一般的ではあるが，チップ上にインナリードを配置させながらも，リードフレームを重ね合わせ，そのチップをダイパッドで保持したようなタイプもある。
　LOC構造の利点は，大きく三つの項目があげられる。第一は，レイアウト設計の自由度が高い点である。従来構造（チップがダイパッド上にダイボンディングされ，その周辺に配置されたインナリードと電極パッドがワイヤボンディングされた構造）は，インナリード先端位置の制限から，チップ周辺部に電極パッドを配置する必要がある。しかしLOC構造では，インナリードがチップ上に載っているため引き回し自由度が高く，チップ周辺部だけでなく，中央部などチップ上の任意の位置に電極パッドを配置できる。現在のLOC構造では，チップ中央部に1列もしくは2列に電極パッドを配置しているデザインが主流である。第二は，電気的特性が向上する点である。回路ブロックと個別に接続できるリードをチップ上に配置することにより，Al配線抵抗で律速される回路の高速化や出力時のノイズの低減が可能となる。第三は，大型チップを封止できる点である。従来構造は，チップ周辺でのインナリードを引き回すスペースと，チップ端からインナリード先端までの間隔が必要である。しかしLOC構造では電気接続をチップ上のエリアで行うため，チップ周辺に樹脂充填に必要な距離（0.5mm程度）だけを確保すればよく，従来構造よりもパッケージに占めるチップ面積比率を高くできる。この他にも，樹脂との密着力が強いチップ裏面が封止樹脂と接着しているため，ダイパッド部が樹脂と接している従来構造よりも実装時のリフロにおける耐クラック性が高いなどの長所もあげられる。一方で，ダイボンディング材としてテープ状接着剤を使用するため，ペースト状のダイボンディング材を使うタイプよりもコストアップになる短所もある。
　LOCと類似した構造で，COL（Chip On Lead）というチップをインナリード上に載せた構造がある。しかしこの構造は周辺部に電極パッドを配置する必要があり，LOCほどパッケージのチップ占有率を上げることができないため，現在ではほとんど採用されていない。

関連製品