半導体用語集
プラナリゼーション
英語表記：planarization
半導体製造プロセスにおいてデバイスウェーハ表面の凹凸、段差を平滑化、平坦化すること。デバイスの微細化や多層配線プロセスにおいて、配線パターンの露光時に焦点深度以上の凹凸があるとパターン幅の精度劣化や、パターン形状精度の劣化が生じる。平坦化することによって光リソグラフィの露光マージンを確保して、配線層の微細なパターニングやエッチングなどが容易にでき、精度向上と製造歩留りの向上を図ることができる。なお、デバイスパターンの疎密の程度に応じて、さらに、グローバルプラナリゼーション、ローカルプラナリゼーションと区別して平坦性を定義することもある。プラナリゼーションの手法には、従来、エッチバック法、リフロー製膜法などが適用されてきたが、平坦化できる領域が数μmから10数μm程度のローカルプラナリゼーションであった。現在では、チップあるいはウェーハレベルのグローバルプラナリゼーションを施すために、ベアシリコンウェーハの仕上げポリシングで平滑、平坦化の実績のある、超精密ポリシングを適用したCMP （Chemical Mechanical Polishing）が導入されている。プラナリゼーションの適用工程には、①層間絶縁膜形成、②STI（Shallow Trench Isolation）形成によるトレンチキャパシタ形成、③ビア形成、④ダマシン（Damascene）配線形成、などの平坦化がある。
関連製品
プラナリゼーションCMPとその応用技術専門委員会
公益社団法人精密工学会
プラナリゼーションCMPとその応用技術の発展を目指す
自治体・省庁・研究機関・団体 › 団体 › JEITA、SEMI、SEAJなどの関連団体
キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
「プラナリゼーション」に関連する特集が存在しません。
会員登録すると会員限定の特集コンテンツにもアクセスできます。
