半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

メモリテスタ

英語表記：memory test system

　メモリテスタは，DRAM（Dynamic Random Access Memory），SRAM（Static Random Access Memory），ROM（Read Only Memory），フラッシュメモリなどのメモリデバイスの論理機能および電気特性を測定することを主目的とした半導体試験装置である。
　メモリテスタは，パターン発生器，タイミング発生器，波形整形器，論理比較器，電源ユニット，印加電圧および基準電圧発生回路のテストユニットを持つ。メモリの論理回路をテストするために論理信号波形を擬似的に作成し，設定された測定条件で被測定デバイスの回路が動作するようテストユニットをコントロールする。
　デバイステスト時，テストユニットはテスタのコントロールプロセッサにコントロールされ，あらかじめプログラミングされたシーケンスに従いテスト動作を行う。テスタは，被測定デバイスの出力波形取り込みを規定されたタイミングで実行し，定量的特性を特定する。この取り込みタイミングは被測定デバイスの特性により決定され，時間やデバイスの状態などが特性として規定される。メモリテスタのテスト能力決定には試験速度，波形発生器の精度，論理比較器の精度，テストコストが重要となる。
　メモリテスタは，メモリセル全アドレスの0/1の書き込み・読み出しを行うテストや注目セルと近接セル間との干渉テストを行う必要がある。さらにメモリデバイス容量のn倍，n剰のテストベクタを発生する必要がある。テストベクタの発生は，演算によりメモリ・セル・アドレスを指定し，アルゴリズミックなテストベクタをパターン発生器（ALPG: Algorithmic Pattern Generator）で行う。またメモリデバイスの不良解析を目的とした不良メモリ・セル・アドレスを格納するAFM（Address Failure analysis Memory）と不良内容をマップ表示したりフェイル形状を解析するソフトウエアがある。
　メモリデバイスは大量生産品種であるためテストコストを抑える必要がある。これを解決するためにメモリテスタは，一度に多数個をテストする同時測定機能を備えている。またメモリデバイスは歩留り向上のために不良セルと冗長セルの置き換えを可能とした構造になったものが一般的である。メモリテスタは不良セルと冗長セル置き換えの救済方法を支援する冗長回路救済解析の機能がある。

関連製品