半導体用語集
合わせ精度
英語表記：overlay accuracy
下地パターンに対して描画バターンがどれだけ正確に重ね合わせされているかの度合を合わせ精度という。
合わせ描画は、主としてニつの工程からなりたつ。ーつは下地パターンの位置を確認するためのアライメントマークの検出と、その検出情報を基にしたマーク位置の決定工程である。もうーつは、えられたマーク位置を基に合わせ精度のよい合わせ描画を実行するための最適描画条件を求める工程である。前者の工程では、たとえばチップの四隅に配置された凹凸マークをそれぞれビームで走査し、そこからの反射電子量の変化を半導体検出器などで検出する。検出した信号をスライスレベル法や相関法を使って処理し、4ヶ所のマーク位置を決定する。後者の工程では、この情報を基にチップ内バター ンの設計値に対するシフト、倍率、回転、台形歪などの歪量を算出し、歪んだ下地パターンに対して描画すべきパターンの合わせ誤差が極力小さく形成されるように、ビームの照射位置を設計位置からずらして描画を行う。しかしながら、 ショットごとに照射位置を補正することは描画時間の増大に繋がるため、実際にはビーム照射ごとの位置補正は行わず、偏向領域ごとにその中心位置を歪情報に基づいて移動させて合わせ精度の向上を図るのが一般的である。ただし、この方法ではチップ領域内の局所的な歪は補正できない。そこで、他工程で下地パターンを形成する際に発生する歪の様子をあらかじめ調べておき、下地パターンのチップ内での歪情報をさらに重畳して精度のよりよい合わせ描画を実行することもある。合わせ精度を低下させる要因としては、マーク検出精度、試料表面の高さ変動、偏向歪、ビームドリフト、チャージアップや電磁気的および機械的外乱が主である。
関連製品
「合わせ精度」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
会員登録すると会員限定の特集コンテンツにもアクセスできます。
