半導体用語集
多層配線化
英語表記：multi-level interconnection
シリコン集積回路は大きく分けてシリコン基板上に形成されたMOS (MetalOxide Semiconductor)型トランジスタとそれらを接続する金属配線で構成されているが、トランジスタ寸法の微細化による高性能化および高集積化の要求に伴ってワンチップに搭載するトランジスタは増加の一途を辿っている。トランジスタ数が数1,000個を超えてくると1層だけの金属配線ではすべての接続が不可能となる。また、チップサイズ増大に伴って回路ブロック間の配線長は長くなり配線を通した電気信号の伝播遅延が大きくなるため、金属配線間をビアホールを介して相互接続する、すなわち多層配線化することでチップ面積を縮小したり配線遅延を低減することが必要となる。この場合、回路ブロック内のトランジスタレベルの接続および隣接回路ブロック間の接続には1, 2層目の微細化した配線(X, Y方向)を割り当て、回路プロックをまたがるような長距離接続には上層配線を割り当てることが有効である。前者をローカル配線、後者をグローバル配線と呼び、ローカル配線の配線長は数μ～数10μm程度、グローバル配線のそれは数100μ mから長いものでは数10mmにも及ぶ。したがって、上層配線は配線幅や間隔、膜厚を下層の微細配線とは逆方向にスケーリングして配線遅延を改善することが重要となる。さらに、最上層配線は電圧降下(IR drop)を抑えるためにできる限りプレート状に配置したり、GHzの高周波帯に対応するために信号配線を電源プレートと接地プレートで囲んでインピーダンス整合を取るなどの施策も今後重要となる。0.25μm世代で5 ～6層だった多層配線は、0.13 μm世代で7層に、0.10μm世代では8層になると予測されている。
関連製品
「多層配線化」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
会員登録すると会員限定の特集コンテンツにもアクセスできます。
