半導体用語集
重ね合わせ
英語表記：overlay
複数のリソグラフィ工程においてパターンを相互に位置合わせする（工程的には前のパターンに後のパターンを重ね合わせる）こと。一般的には、パターン間の平均誤差+ばらつき (mean+3σ) で表わす。大規模集積回路（LSI: Large Scale Integrated circuit）を製造する場合、シリコンウェハ上に回路の基となるパターンをリソグラフィにより転写して、エッチングや膜形成などの処理を施す工程を何回も繰り返す必要があり、パターン間の重ね合わせ精度の向上が重要な課題となっている。
たとえば、MOS FET（Metal Oxide Semiconductor Field Effect Transistor）を製造する場合の基本工程は4層のマスクを用いる。まず活性層パターンを形成し、これに合わせてゲートパターンを形成する。これに電極パターン用のホールを開けて、配線パターンを接続することによりトランジスタができあがる。これらのトランジスタをできるだけ小さい面積に数多く詰め込み、完全に動作させて、結果として、LSIの性能を高めて経済効果を上げるには、重ね合わせ誤差（パターン間の位置ずれ）をできるだけ小さくする必要がある。現在、量産されている LSI の重ね合わせ誤差は、最小パターン寸法のおおむね 20～35% となっている。米国のSIA Semi
conductor Industry Associatin）による1997年のロードマップによれば、0.25、0.18、0.15、0.
13、0.1μm世代のLSI製造における重ね合わせ精度の要求値は、それぞれ 85、65、55、45、35
nmとなっている。
関連製品
「重ね合わせ」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
会員登録すると会員限定の特集コンテンツにもアクセスできます。
