半導体用語集
重ね合わせ精度
英語表記：overlay accuracy
半導体デバイスの製造工程では複数の配線層を積み重ねで行われる。このため、露光工程ではあらかじめ回路パターンと同時に重ね合わせ検出マークを焼きつけておき、次工程の露光工程ではこの重ね合わせ検出マークの位置を検出し、次工程回路パターンを焼きつける。この時前工程と次工程の重ね合わせずれ量を、重ね合わせ精度という。通常は露光機の検出マークとは別に重ね合わせ検査マークを形成しておき焼きつけ、レジスト現像後に重ね合わせ検査装置を用いて、重ね合わせすれ量を測定する。重ね合わせ方法は1ショットごと位置検出してその位置に焼きつけるダイバイダイ法と、ウェハ内の数ショットを位置検出しウェハ内のショット位置を統計的に算出して焼きつけるグローバルアライメント法に大別される。ダイバイダイ法ではランダム誤差となるが、グローバルアライメントではウェハ内の配列の倍率、回転誤差も発生する。ウェハプロセス側の要因もアライメント精度劣化の大きな要因である。いろいろな原因があるが、たとえば、工ッチング、成膜などのプロセスを経ることで下地マークの形状が崩れたり、非対称に変形することがある。このような場合、アライメント検出系がマークの位置をすれて検出することがある。また、マーク上に形成される膜によっては、たとえばAl膜では表面の凹凸が大きく、アライメントマークが変形してみえることがある。また、下地マークに対して膜厚が非対称に成膜されるとマーク位置がずれてしまうなどの現象がある。
このアライメント精度を改善するためには、ステージ精度の向上、ベースライン変動の低減、アライメントマーク検出精度の向上がキーとなる。
関連製品
「重ね合わせ精度」に関連する製品が存在しません。キーワード検索
フリーワードやカテゴリーを指定して検索できます
関連用語
関連特集
会員登録すると会員限定の特集コンテンツにもアクセスできます。
