半導体/MEMS/ディスプレイのWEBEXHIBITION（WEB展示会）による製品・サービスのマッチングサービス SEMI-NET（セミネット）

半導体用語集

平坦化

英語表記：Planarization

デバイスの微細化および多層配線プロセスの進展に伴い、様々なプロセス上の問題が発生するが、平坦化が十分にできないと、光リソグラフィの露光マージンを確保できなくなる。投影露光方式において、解像度と焦点深度には次の関係がある。
解像度=k1×λ/NA
　　　　焦点深度=k2×λ/(NA)2
ここで、λ：露光光の波長、NA；投影レンズの開口数、ｋ1,ｋ2 ：プロセス定数を示す。
すなわち解像度を上げるため、λを小さくNAを大きくすると焦点深度が浅くなってしまう。一方、シリコン基板表面は、配線の多層化とともに凹凸が増幅し、かつメモリデバイスのメモリセル部と周辺回路部のように同一チップ内で大きな高低差がつく場合もある。
その他、平坦化が不十分なゆえに発生する問題としては、
(1)パターン段差により、配線間ショートを引き起こす。
(2)平坦化後の残膜制御が悪いと、接続孔深さにバラッキ生じる。
などが考えられる。こうした事実より、ウェハ表面の平坦化の要請は、微細化の進展とともに一層重要性を増す。
従来の平坦化手法は、エッチバック法、リフロー成膜法などが代表例であるが、いずれも平坦化可能領域が
数μmから100μmの局所的平坦化であった。ところが、これでは前述のチップ内の平坦化はできない。そこでチップレベルのグローバル平坦化を達成する手段として、CMP (Chemical Mechanical Polishing)が脚光を浴びてきたわけである。
代表的適用工程としては、以下のものがあげられる。
(1)層間絶縁膜の平坦化:被研磨膜としてはプラズマCVDの他にBPSG などがある。一般にストッパ膜のないブラインドポ
　 リッシュが行われ、 研磨後の残膜厚の精密制御が必要となる。
(2) STI (Shallow Trench Isolation) 埋め込み平坦化: Si基板に形成されたトレンチ溝にSi02を埋め込んだ後、SiNなどをス
　 トッパにしてポリッシュする。トルク式終点検出法が有効に使えるが、一般に要求精度は、(1)よりも高い。
(3)トレンチキャパシタ埋め込み平坦化: Si基板に形成された深溝トレンチをポリSiで埋め込んだ後、(2)同様にストッパポ
　リッシュする。
(4)接続孔埋め込み平坦化:層間絶縁膜に形成された接続孔にWなどのメタルを埋め込んだ後,ポリッシュする。終点検出可能
　 である。スクラッチなどに注意必要。
(5)ダマシン配線埋め込み平坦化:詳細は「ダマシンプロセス」の項参 照。スクラッチとともにエロージョンにも注意必要。

関連製品